基于FPGA的運(yùn)動(dòng)檢測(cè)系統(tǒng)的設(shè)計(jì).pdf

1、隨著社會(huì)的發(fā)展和科技的進(jìn)步，人們的生活質(zhì)量越來越高，視頻監(jiān)控已被廣泛應(yīng)用于各行各業(yè)。具有便攜性的嵌入式視頻監(jiān)控系統(tǒng)有著廣泛的應(yīng)用前景。視頻中的運(yùn)動(dòng)目標(biāo)往往攜帶了重要的信息，由此可見運(yùn)動(dòng)檢測(cè)對(duì)于整個(gè)視頻監(jiān)控來說是極其重要的部分?，F(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)具有高效的運(yùn)行速度和并行計(jì)算能力，已經(jīng)在嵌入式系統(tǒng)和數(shù)字信號(hào)處理方面得到廣泛應(yīng)用，同樣FPGA技術(shù)適用于實(shí)時(shí)數(shù)字圖像處理系統(tǒng)。

2、本文結(jié)合了FPGA和數(shù)字圖像處理技術(shù)，設(shè)計(jì)一個(gè)運(yùn)動(dòng)檢測(cè)系統(tǒng)。論文主要分為三個(gè)部分：首先設(shè)計(jì)了一種快速中值濾波的圖像預(yù)處理機(jī)制；然后為了對(duì)運(yùn)動(dòng)目標(biāo)進(jìn)行放大處理，提出一種基于邊緣的自適應(yīng)圖像縮放算法；最后結(jié)合圖像濾波、縮放、運(yùn)動(dòng)檢測(cè)算法完成運(yùn)動(dòng)檢測(cè)系統(tǒng)的硬件設(shè)計(jì)。
　　在圖像預(yù)處理中，傳統(tǒng)中值濾波運(yùn)算量大，特別是當(dāng)濾波窗口變大時(shí)運(yùn)算量成倍增加，傳統(tǒng)中值濾波難以滿足實(shí)時(shí)性要求。本文針對(duì)于此提出了一種5×5窗口的快速中值濾波算法。快速中值

3、濾波算法和傳統(tǒng)算法相比，不但比較次數(shù)得到了大幅度的減少，而且利用FPGA并行處理的能力，濾波速度也得到了提高。在FPGA硬件平臺(tái)上驗(yàn)證算法的可行性，并且對(duì)不同圖像濾波算法做了比較，證明了本算法具有良好的濾波效果。
　　為了能夠在FPGA硬件平臺(tái)上實(shí)現(xiàn)高速高質(zhì)的圖像縮放，提出了一種基于邊緣自適應(yīng)的圖像縮放算法。此算法在非邊緣區(qū)域采用雙線性插值算法，在邊緣區(qū)域采用具有方向性的改進(jìn)三次插值算法。同時(shí)利用MATLAB驗(yàn)證了幾種常見圖像縮放

4、算法并實(shí)現(xiàn)了本算法，然后對(duì)縮放結(jié)果進(jìn)行主客觀評(píng)價(jià)。設(shè)計(jì)了邊緣自適應(yīng)圖像縮放算法的硬件結(jié)構(gòu)，并用Verilog HDL語言進(jìn)行算法的硬件電路描述。運(yùn)用該插值算法可以獲得邊緣清晰的縮放圖像，而且該算法復(fù)雜度低，便于硬件實(shí)現(xiàn)。
　　最后，對(duì)幾種常見的運(yùn)動(dòng)檢測(cè)算法做了比較，選用基于 W4建模的背景差分法作為本設(shè)計(jì)的運(yùn)動(dòng)檢測(cè)算法。采用Verilog HDL語言完成了算法描述和整個(gè)硬件系統(tǒng)電路的設(shè)計(jì)，實(shí)現(xiàn)對(duì)運(yùn)動(dòng)目標(biāo)實(shí)時(shí)檢測(cè)。本系統(tǒng)設(shè)計(jì)過程中為