基于FPGA的ASIC原型驗(yàn)證及時(shí)序優(yōu)化策略研究.pdf

1、隨著ASIC設(shè)計(jì)的功能越來(lái)越多，規(guī)模越來(lái)越大，且生產(chǎn)的工藝尺寸越來(lái)越小，若沒有經(jīng)過充分的驗(yàn)證，ASIC一次流片成功率就會(huì)越低。傳統(tǒng)的軟件模擬驗(yàn)證由于運(yùn)行速度慢和自身的局限性，已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足大規(guī)模ASIC設(shè)計(jì)，而硬件加速驗(yàn)證，其驗(yàn)證成本過大，且驗(yàn)證效果并非最佳?；贔PGA的ASIC原型驗(yàn)證方法恰好彌補(bǔ)了軟件模擬驗(yàn)證和硬件加速驗(yàn)證的缺點(diǎn)，正日趨成為當(dāng)今ASIC設(shè)計(jì)企業(yè)的最佳驗(yàn)證方法。論文的具體工作如下：
　　 (1)FPGA原型

2、驗(yàn)證過程中，由于驗(yàn)證系統(tǒng)需要存儲(chǔ)和處理大量的數(shù)據(jù)，存儲(chǔ)和接口是驗(yàn)證系統(tǒng)的一個(gè)關(guān)鍵，本文設(shè)計(jì)了一款DDRSDRAM控制核。
　　 (2)主要介紹的是針對(duì)一款微處理器芯片基于FPGA的原型驗(yàn)證。簡(jiǎn)要的介紹了微處理器的基本工作原理，主要講述了微處理器FPGA原型系統(tǒng)的搭建過程，其中包括了微處理代碼移植到FFGA上進(jìn)行代碼的轉(zhuǎn)換，微處理器FPGA原型系統(tǒng)測(cè)試激勵(lì)的產(chǎn)生和加載。
　　 (3)對(duì)于微處理器FPGA原型系統(tǒng)的時(shí)序優(yōu)化策

3、略包括三個(gè)方面，分別是微處理FPGA原型系統(tǒng)的周期約束、偏移約束和特定約束。文章又詳細(xì)講述了微處理器FPGA原型驗(yàn)證系統(tǒng)的功能仿真，綜合及其仿真。
　　 (4)講述了微處理器原型驗(yàn)證系統(tǒng)的實(shí)現(xiàn)步驟，分別包括了微處理器原型驗(yàn)證系統(tǒng)的翻譯過程以及翻譯后仿真、映射過程以及映射后仿真和布局布線過程以及布線后仿真。文章講述了微處理器原型驗(yàn)證系統(tǒng)的板級(jí)調(diào)試過程和板級(jí)調(diào)試結(jié)果。經(jīng)過大量的測(cè)試激勵(lì)的驗(yàn)證，檢查到的微處理器中錯(cuò)誤，將錯(cuò)誤反饋到設(shè)計(jì)