深亞微米標(biāo)準(zhǔn)單元的可制造性設(shè)計.pdf

1、在集成電路的規(guī)模變得越來越大的今天，具有開發(fā)周期短、開發(fā)成本低和可靠性高等優(yōu)點的專用集成電路(ASIC)得到了越來越快的發(fā)展，這中間性能優(yōu)良的標(biāo)準(zhǔn)單元庫成為連接ASIC用戶和工藝線之間不可或缺的橋梁。實踐證明，沒有可靠的標(biāo)準(zhǔn)單元就無法進(jìn)行高水平的ASIC設(shè)計。 目前集成電路技術(shù)已經(jīng)發(fā)展進(jìn)入超深亞微米階段，從01.18μm技術(shù)節(jié)點開始，半導(dǎo)體制造工藝中廣泛采用了亞波長光刻技術(shù)。當(dāng)集成電路的特征尺寸接近曝光系統(tǒng)的理論分辨率極限時，光

2、刻后的圖像將發(fā)生明顯的畸變，嚴(yán)重的影響產(chǎn)品的成品率。而且，隨著亞波長光刻技術(shù)進(jìn)一步向極限邁進(jìn)，新的集成電路可制造性和成品率問題也在不斷的涌現(xiàn)。 本文針對亞波長光刻條件下標(biāo)準(zhǔn)單元設(shè)計中可能遇到的與物理設(shè)計相關(guān)的可制造性問題，提出了新的工藝規(guī)則和解決方法。使用分辨率增強(qiáng)技術(shù)和光刻模擬仿真，以邊緣放置錯誤值和版圖面積作為評價標(biāo)準(zhǔn)，實例表明，新的工藝規(guī)則和方法與生產(chǎn)廠家默認(rèn)規(guī)則相比，更適合在芯片設(shè)計初始階段提高產(chǎn)品成品率。有利于縮短設(shè)計