變頻控制芯片的SOC設(shè)計(jì).pdf

1、本設(shè)計(jì)針對(duì)當(dāng)前國(guó)內(nèi)變頻控制芯片的研發(fā)現(xiàn)狀，設(shè)計(jì)了一款具有自主知識(shí)產(chǎn)權(quán)、具有獨(dú)立系統(tǒng)架構(gòu)、擁有較強(qiáng)通用性的變頻控制芯片。該款SOC芯片的設(shè)計(jì)與實(shí)現(xiàn)體現(xiàn)出了研發(fā)者在芯片設(shè)計(jì)方法學(xué)及芯片架構(gòu)上的有益探索。
　　 本文詳細(xì)介紹了變頻控制芯片SOC的整體架構(gòu)，以及這款SOC芯片的全流程設(shè)計(jì)與實(shí)現(xiàn)，包括SOC中各個(gè)模塊的RTL級(jí)設(shè)計(jì)、邏輯綜合、可測(cè)性設(shè)計(jì)、版圖布局布線設(shè)計(jì)和整個(gè)SOC芯片的靜態(tài)時(shí)序分析和等價(jià)性驗(yàn)證。
　　 作者首先介

2、紹了SOC芯片設(shè)計(jì)的方法學(xué)和IP復(fù)用技術(shù)，在此基礎(chǔ)上提出了變頻控制SOC芯片的架構(gòu)，完成了功能定義、模塊劃分、CPU的選取和裁剪以及總線類型的選擇等。接著，闡述了SOC中主要IP的邏輯設(shè)計(jì)和物理設(shè)計(jì)以及生成硬核后嵌入到整個(gè)SOC中的方法。在邏輯設(shè)計(jì)中，完成了IP的RTL級(jí)的功能描述、功能仿真以及邏輯綜合。在物理設(shè)計(jì)中，詳細(xì)描述了IP核的面積、電源引腳等信息以及生產(chǎn)版圖后的仿真。然后，介紹了整個(gè)SOC的芯片級(jí)設(shè)計(jì)，主要包括電源的引入和pa

3、d的選擇，以及hard macro的布局等。最后，對(duì)整個(gè)SOC芯片進(jìn)行分析和驗(yàn)證，包括：功能仿真、靜態(tài)時(shí)序分析和等價(jià)性驗(yàn)證等。
　　 本設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，設(shè)計(jì)中所有的模塊均采用Verilog HDL來(lái)實(shí)現(xiàn)RTL級(jí)的描述，通過(guò)Design Compiler工具實(shí)現(xiàn)模塊和整個(gè)SOC的邏輯綜合，使用DFT Compiler進(jìn)行可測(cè)性設(shè)計(jì)，使用IC Compiler來(lái)進(jìn)行版圖設(shè)計(jì)以及最后使用Conformal進(jìn)行等價(jià)性驗(yàn)證。<

4、br>　　 該設(shè)計(jì)的主要貢獻(xiàn)是基于變頻控制芯片，提供了一個(gè)完整的SOC設(shè)計(jì)流程。其中，包括IP核的設(shè)計(jì)與SOC芯片的設(shè)計(jì)及IP復(fù)用技術(shù)，解決了芯片設(shè)計(jì)過(guò)程中的諸多難點(diǎn)，如：SOC系統(tǒng)的基本構(gòu)架的搭建和各個(gè)模塊之間的協(xié)同工作；SOC系統(tǒng)中核心處理模塊OR1200的源代碼的裁剪；各個(gè)模塊之間異步邏輯接口的設(shè)計(jì)；IP核嵌入SOC芯片中的布局規(guī)劃等。本款變頻控制SOC芯片不僅實(shí)現(xiàn)了特定的變頻控制輸出，還可以根據(jù)軟件工程師編寫的軟件程序，對(duì)寄存