基于AMBA總線的SPI協(xié)議IP核的實(shí)現(xiàn)與驗(yàn)證.pdf

1、在SOC設(shè)計(jì)日趨復(fù)雜化的今天，其發(fā)展的兩大挑戰(zhàn)是IP復(fù)用技術(shù)和IP互聯(lián)技術(shù)，研究IP復(fù)用技術(shù)對(duì)于業(yè)界具有重要的現(xiàn)實(shí)意義。SPI接口技術(shù)是一種高速、全雙工、同步的通信總線，并且連線簡單，有利于節(jié)省PCB空間，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。本項(xiàng)目設(shè)計(jì)了一種可配置為Master或Slave模式，可設(shè)置通信速率并能適用于不同傳輸模式的SPI協(xié)議IP核。這符合SOC設(shè)計(jì)技術(shù)發(fā)展的方向，具有重要意義。
　　 綜合分析對(duì)比了Silic

2、ore的Wishbone、IBM的CoreConnect和ARM的AMBA總線的技術(shù)特點(diǎn)。Wishbone總線配置簡單、靈活，有豐富的免費(fèi)資源。CoreConnect總線構(gòu)造完整、通用，功能強(qiáng)大，但是對(duì)于嵌入式應(yīng)用來說可能太復(fù)雜。AMBA總線擁有眾多第三方支持，已成為廣泛支持的現(xiàn)有互連標(biāo)準(zhǔn)之一。特別是應(yīng)用于低速系統(tǒng)連接的APB總線，技術(shù)簡單，功耗低，實(shí)用性強(qiáng)，具有廣闊的應(yīng)用前景。
　　 根據(jù)Top-Down的設(shè)計(jì)思路，論述了基于

3、AMBA總線的SPI IP核模塊的設(shè)計(jì)方法。首先分析設(shè)計(jì)目標(biāo)，定義了模塊外圍的接口；進(jìn)而根據(jù)設(shè)計(jì)功能劃分子模塊，進(jìn)一步分析其內(nèi)部互連信號(hào)，給出了完整的子模塊和信號(hào)連接圖，以及詳細(xì)的端口連接和寄存器的設(shè)置。隨后討論了本IP核的Verilog HDL實(shí)現(xiàn)過程。首先闡述了整體的設(shè)計(jì)思路，進(jìn)一步以時(shí)鐘分頻模塊、APB接口模塊、收發(fā)邏輯控制模塊等關(guān)鍵子模塊為例介紹了Verilog代碼設(shè)計(jì)過程中的幾種典型問題與其解決過程。
　　 使用業(yè)界通