IIC總線接口IP核的設(shè)計(jì)與驗(yàn)證.pdf

1、隨著科技的發(fā)展,半導(dǎo)體工藝制程進(jìn)入超深亞微米時(shí)代,在一個(gè)芯片上集成上百萬甚至上億個(gè)晶體管成為現(xiàn)實(shí).當(dāng)集成規(guī)模發(fā)展到可以將整個(gè)數(shù)字計(jì)算機(jī)系統(tǒng)集成到一塊芯片上時(shí),系統(tǒng)芯片(SoC)應(yīng)運(yùn)而生,并且迅速成為大規(guī)模數(shù)字集成電路的主導(dǎo).SoC在帶來諸多優(yōu)點(diǎn)的同時(shí),也對(duì)現(xiàn)有的設(shè)計(jì)與驗(yàn)證技術(shù)提出了新的挑戰(zhàn). 目前,普遍認(rèn)為工P核重用技術(shù)是解決SoC產(chǎn)品設(shè)計(jì)規(guī)模與面市時(shí)間之間矛盾的有效途徑,可以充分地發(fā)揮SoC的優(yōu)勢(shì).散邏輯和狀態(tài)機(jī)是IP核設(shè)計(jì)中

2、兩種常用的描述方法.在驗(yàn)證技術(shù)方面,更高抽象層次的方法如基于事務(wù)級(jí)的驗(yàn)證越來越受到業(yè)界的重視.本文根據(jù)IIC總線協(xié)議規(guī)范,使用基于散邏輯的描述方法設(shè)計(jì)了一個(gè)完整的IIC總線接口IP軟核;并圍繞IP核的驗(yàn)證問題,在研究了當(dāng)前主要功能驗(yàn)證方法和技術(shù)的基礎(chǔ)上,對(duì)本文所設(shè)計(jì)的IP核進(jìn)行了全面的功能驗(yàn)證.論文主要研究工作和取得的成果如下: 1、對(duì)基于散邏輯與基于狀態(tài)機(jī)的設(shè)計(jì)方法進(jìn)行了對(duì)比研究,分析了IIC總線協(xié)議規(guī)范,使用基于散邏輯的設(shè)計(jì)

3、方法成功設(shè)計(jì)出一款功能實(shí)現(xiàn)比較完全的IIC總線接口IP; 2、在基于重用的功能驗(yàn)證方法學(xué)的指導(dǎo)下,使用Verilog語言,為本文所設(shè)計(jì)的IP核搭建了基于BFM的功能驗(yàn)證平臺(tái); 3、研究了功能驗(yàn)證的基本方法和相關(guān)研究的進(jìn)展情況,在基于事務(wù)的驗(yàn)證方法學(xué)的指導(dǎo)下,使用Synopsys新推出的硬件驗(yàn)證語言--OpenVera,搭建了IIC總線接口IP核的驗(yàn)證平臺(tái),并與使用傳統(tǒng)方法所搭建的驗(yàn)證平臺(tái)進(jìn)行了性能對(duì)比.對(duì)比結(jié)果表明,新的