網(wǎng)絡(luò)數(shù)字安全芯片的研究與設(shè)計(jì).pdf

1、隨著網(wǎng)絡(luò)的開放性、共享性和互聯(lián)程度的不斷擴(kuò)大，網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)和信息安全問題越來(lái)越被人們所重視。密碼學(xué)是實(shí)現(xiàn)網(wǎng)絡(luò)安全、防止非法入侵和攻擊的重要工具。但是由于需要對(duì)數(shù)據(jù)包執(zhí)行復(fù)雜的密碼學(xué)運(yùn)算，因而，隨著網(wǎng)絡(luò)傳輸速率不斷提高，用傳統(tǒng)的軟件方式來(lái)實(shí)現(xiàn)各項(xiàng)安全功能會(huì)使系統(tǒng)的負(fù)荷和資源占用率增加，并且不能滿足速度上的要求。針對(duì)這一問題，本文在對(duì)國(guó)內(nèi)外網(wǎng)絡(luò)安全產(chǎn)品進(jìn)行分析研究的基礎(chǔ)上，提出了芯片級(jí)的網(wǎng)絡(luò)安全實(shí)現(xiàn)方案——網(wǎng)絡(luò)數(shù)字安全芯片。 本課

2、題介紹的網(wǎng)絡(luò)安全芯片是用來(lái)對(duì)數(shù)據(jù)進(jìn)行加密、解密以及完整性檢測(cè)。該芯片主要分為兩個(gè)部分：AES加密解密部分、SHA-1完整性檢測(cè)部分。在設(shè)計(jì)的過程中，完成了整體的結(jié)構(gòu)劃分及各部分功能，使用VHDL硬件描述語(yǔ)言進(jìn)行了系統(tǒng)的描述，并基于Altera公司的APEX 20K系列FPGA芯片以及Quartus Ⅱ開發(fā)平臺(tái)完成了軟件平臺(tái)上的功能仿真，實(shí)現(xiàn)了采用128比特密鑰的數(shù)據(jù)加密、解密和512比特?cái)?shù)據(jù)的散列算法。 本文首先從系統(tǒng)的開發(fā)背