對“緩存管理”邏輯進行EDA驗證.pdf

1、“緩存管理”邏輯是對SRAM（Static Random Access Memory）的地址進行回收、釋放控制的數(shù)字邏輯電路，依據(jù)其在具體交換網(wǎng)芯片中的應(yīng)用場景，重點驗證寄存器測試、復位測試、緩存地址申請、緩存地址釋放、輸出路徑選擇功能、不同工作模式緩存共享、線速處理等功能。 VMM（verification methodology manual for System Verilog）驗證方法學提供一些公用的“基類”，并有一套

2、有效的驗證架構(gòu)，有助于減少驗證的時間，同時還借助于定義驗證方法學的機會定義了一些標準，以便使創(chuàng)建可移植的驗證環(huán)境和組件成為可能。System Verilog語言是一種直觀的、面向?qū)ο蟮母呒壘幊陶Z言，能使激勵的產(chǎn)生實現(xiàn)最大的隨機化?；谶@一切使驗證環(huán)境的搭建更加簡單、高效、準確和實用。 本論文討論如何采用System Verilog語言和VMM驗證方法學搭建完全自動化的驗證平臺，并對“緩存管理”邏輯進行測試。最終實現(xiàn)了一個以隨機測