高速集成電路片內(nèi)互連線的參數(shù)提取.pdf

1、隨著半導體材料及工藝水平的飛速發(fā)展，高速大規(guī)模集成電路的集成度和工作速度得到了不斷的提高。隨著系統(tǒng)芯片(SOC)的出現(xiàn)，片內(nèi)互連線問題已經(jīng)成為目前集成電路設(shè)計中最具挑戰(zhàn)性的課題之一。作為高速集成電路系統(tǒng)中信號互連線的多導體傳輸線，其時域響應(yīng)分析成了保證高速電子信息系統(tǒng)正常工作的必需環(huán)節(jié)?；ミB的傳輸線效應(yīng)成為限制系統(tǒng)整體性能的“瓶頸”。傳統(tǒng)的EDA設(shè)計中的基于集總電路概念的參數(shù)提取算法已經(jīng)失去準確性，因此對互連和封裝結(jié)構(gòu)進行電磁建模和參數(shù)

2、提取，對于高速集成電路設(shè)計具有重要的意義，它是一系列后續(xù)工作的基礎(chǔ)。本論文所涉及的研究課題即是高速集成電路中互連傳輸線的電磁建模和參數(shù)提取及其研究方法，以片內(nèi)互連線的關(guān)鍵長線為主要研究對象，在分析互連電特性的同時，側(cè)重寄生參數(shù)提取方法的研究。
　　 本論文采用時域多分辨分析(MRTD)方法對互連線進行數(shù)值計算，它通過降低網(wǎng)格點密度，可以節(jié)省計算機的CPU運行時間和內(nèi)存量。本文討論了MRTD的理論原理，補充和完善了MRTD的推導，