嵌入式SRAM的可測(cè)性設(shè)計(jì)研究.pdf

1、隨著信息技術(shù)的發(fā)展，設(shè)計(jì)越來(lái)越復(fù)雜，給ASIC芯片的生產(chǎn)帶來(lái)比較大的挑戰(zhàn)，特別是芯片的管腳逐漸增加，降低了芯片的成品率。如何盡早地發(fā)現(xiàn)芯片生產(chǎn)過(guò)程中造成的缺陷已成為一個(gè)棘手的問(wèn)題，需要一種好的測(cè)試方法來(lái)解決這個(gè)問(wèn)題以縮短推向市場(chǎng)的時(shí)間。嵌入式存儲(chǔ)器是SOC系統(tǒng)中集成密度最高的器件，而存儲(chǔ)器又是對(duì)制造過(guò)程中存在的缺陷最敏感的器件之一，各種類型的嵌人式存儲(chǔ)器在當(dāng)前的SOC設(shè)計(jì)中被廣泛應(yīng)用，占用了SOC系統(tǒng)大部分面積。為確保存儲(chǔ)數(shù)據(jù)的可靠性，

2、針對(duì)存儲(chǔ)器做迅速而高效的測(cè)試是不可或缺的，因此如何對(duì)嵌入在SOC系統(tǒng)中的存儲(chǔ)器進(jìn)行完備的測(cè)試成為急需解決的課題。 本文的研究即是針對(duì)SOC系統(tǒng)中的嵌入式存儲(chǔ)器的可測(cè)性設(shè)計(jì)問(wèn)題進(jìn)行的，主要包括了以下幾方面的工作： 首先討論了SOC系統(tǒng)尤其是其中的嵌入式存儲(chǔ)器的可測(cè)性的重要性和主要的測(cè)試方法，并對(duì)這幾種測(cè)試方法的優(yōu)缺點(diǎn)進(jìn)行比較和總結(jié)，進(jìn)而得出MBIST。是當(dāng)前嵌入式存儲(chǔ)器測(cè)試最主流最高效的方法的結(jié)論。 然后針對(duì)SOC

3、系統(tǒng)中常用的SRAM存儲(chǔ)器介紹了MBIST的概念，并結(jié)合SRAM結(jié)構(gòu)中存在的各種故障模型討論了現(xiàn)今MBIST中應(yīng)用最為廣泛的March(齊步)算法以及March算法的測(cè)試原理。在此基礎(chǔ)之上，本文設(shè)計(jì)了一個(gè)基于有限狀態(tài)機(jī)的可編程MBIST電路，此MBIST電路可以根據(jù)用戶的選擇實(shí)現(xiàn)多種March算法，為MBIST的移植和復(fù)用提供了靈活性。 本文在最后針對(duì)傳統(tǒng)March算法難以測(cè)試SRAM開路故障的問(wèn)題提出了一種稱為：PDWTM(預(yù)