基于8086單芯片計算機外設IP軟核設計技術的研究.pdf

1、ITRS預計到2010年時半導體工藝技術將進入45納米階段，單個芯片可以集成數十億計的晶體管?；谶@種技術發(fā)展的趨勢，單臺PC機的全部電路(顯示器和鍵盤除外)都可以集成到一塊芯片實現單芯片計算機。本文工作圍繞基于8086的單芯片計算機最小集項目開展研究，采用IP/SoC的設計方法，設計了最小集中兩個重要的外設IP電路—可編程外圍接口IP與可編程外圍定時/計數器IP，并實現了這兩個IP分別與8255和8254芯片指令集兼容，最后實現了兩個

2、IP在單芯片計算機平臺中的集成驗證。 為了增加整個芯片平臺的可測性與可調試性，本文討論了目前流行的邊界掃描測試技術，設計了邊界掃描測試電路—JTAG調試模塊，增強了芯片的可測試性與可調試性。 實驗結果顯示，兩個外圍IP與JTAG調試模塊都能很好的滿足設計的要求。 主要工作和取得的成果如下： 1)探討了一種基于8086 CPU核的單芯片計算機平臺的架構，設計兩款外圍接口IP軟核a8255和a8254，并對其