適宜于系統(tǒng)集成的高速低功耗模-數(shù)轉(zhuǎn)換器（ADC）的研究.pdf

1、高速模/數(shù)轉(zhuǎn)換器(ADC)實(shí)現(xiàn)了模擬信號(hào)向數(shù)字信號(hào)轉(zhuǎn)換，是HDTV等視頻系統(tǒng)的重要模塊。出于性能、功耗、可靠性、成本和市場(chǎng)的考慮，目前可集成的高速、低功耗ADC成為模擬集成電路領(lǐng)域中的研究熱點(diǎn)。因此，本研究擬通過設(shè)計(jì)兩種l0bit，速度分別為50MS/s和100MS/s的ADC，為HDTV系統(tǒng)提供一個(gè)可集成的高速、低功耗ADC。 首先，本研究采用1.8V，0.18μmCMOS工藝，完成了一種lObit，50MS/s流水線操作AD

2、C的設(shè)計(jì)和測(cè)試。在系統(tǒng)研究和對(duì)比各種電路結(jié)構(gòu)的基礎(chǔ)上，采取了一系列的低功耗技術(shù)(主要包括結(jié)構(gòu)、量化范圍、增益自舉OTA和比較器)，分析并優(yōu)化了其中的主要電路。測(cè)試結(jié)果表明：ADC在整個(gè)量化范圍內(nèi)無失碼；功耗為57.6mW，功耗/速度為1.15mW/MHz；Offset為0.8mV；DNL為-0.6～0.7LSB；INL為±1.8LSB；輸入信號(hào)為5.1MHz時(shí)，SINAD為44.9dB電路面積為0.52mm2。50MS/sADC與ADI

3、公司的最新同類低功耗產(chǎn)品相比，除受測(cè)試條件影響而存在一定差距的SINAD指標(biāo)外，DNL和INL這兩個(gè)指標(biāo)均接近，而功耗和功耗/速度則明顯改善。這說明，50MS/sADC的設(shè)計(jì)和測(cè)試方法是正確和成功的。 同時(shí)，在50MS/s流水線結(jié)構(gòu)ADC的基礎(chǔ)上，本研究還完成了一種lObit，100MS/s并行操作ADC的電路和版圖設(shè)計(jì)。100MS/sADC由兩條速度為50MS/s流水線ADC組成。為降低功耗，防止由于并行量化而導(dǎo)致的性能下降，