智力搶答器課程設計--智力競賽搶答裝置的設計

1、<p><b>　　XX大學</b></p><p>　　數(shù)字電子技術課程設計報告</p><p>　　智力競賽搶答裝置的設計 </p><p>　　院 系 </p><p>　　專 業(yè) </

2、p><p>　　學 生 班 級 </p><p>　　姓 名 </p><p>　　指導教師單位 </p><p>　　指導教師姓名 </p&

3、gt;<p>　　指導教師職稱 </p><p><b>　　2010年11月</b></p><p>　　智力競賽搶答裝置的設計</p><p>　　摘要 ：根據(jù)設計的指標和要求，搶答裝置主要由搶答器電路、定時電路、報警電路、零點鎖存電路、時序控制電路等組成。 當開關撥到“清除”

4、狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設定時間；當開關置“開始”狀態(tài)，宣布開始搶答器工作。定時器倒計時，選手在定時時間內搶答時，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示,當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示零。 經(jīng)測試，我們設計的搶答器很好的實現(xiàn)了各項技術指標。</p><p>　　關鍵詞 ： 搶答器，設計</p><p><b>　　設計目的 :&

5、lt;/b></p><p>　　（1）通過實踐來掌握模電數(shù)字電子技術課程所學的理論知識。</p><p>　　（2）熟悉一些常用的集成芯片，并掌握它們的工作原理，從而學會使用其來進行電路設計。</p><p>　?。?）學會選擇集成芯片，電容，電阻及其他一些輔助元器件來設計智力競賽搶答器。</p><p>　?。?）掌握搶答器的功能實

6、現(xiàn)以及搶答器的測試方法。</p><p>　　設計技術指標與要求 :</p><p>　　（1）設計一臺可供4名選手參加比賽的智力競賽搶答器。 用數(shù)字顯示搶答倒計時間，由“9”倒計到“0”時，無人搶答，蜂鳴器連續(xù)響1秒。選手搶答時，數(shù)碼顯示選手組號，同時蜂鳴器響1秒，倒計時停止。</p><p>　　（2）利用protues技術在計算機上完成電路的設計與模擬；<

7、;/p><p>　?。?）利用protues在計算機上完成電路PCB板的制作；</p><p>　?。?）利用集成芯片、分立元件在實驗室完成具體的電路，并能實現(xiàn)基本功能。</p><p><b>　　目錄</b></p><p>　　前言…………………………………………………………………………………………1</p>

8、;<p>　　1 智力競賽搶答裝置 ……………………………………………………………………1</p><p>　　1.1 設計思想 …………………………………………………………………………1</p><p>　　1.1.1 設計方案………………………………………………………………………1</p><p>　　1.1.2 設計所需的元件………………

9、………………………………………………1</p><p>　　1.2 設計原理 …………………………………………………………………………5</p><p>　　1.2.1 搶答電路部分…………………………………………………………………6</p><p>　　1.2.2 定時電路部分…………………………………………………………………7</p><

10、;p>　　1.2.3 報警電路部分…………………………………………………………………7</p><p>　　1.2.4 時序控制電路部分……………………………………………………………8</p><p>　　2 電路仿真 ………………………………………………………………………………8</p><p>　　3 電路連接測試 …………………………………………

11、………………………………9</p><p>　　3.1 安裝焊接 …………………………………………………………………………9</p><p>　　3.2 測試 ……………………………………………………………………………10</p><p>　　3.2.1 使用儀器 …………………………………………………………………10</p><p>

12、;　　3.2.2 測試結果 ……………………………………………………………………10</p><p>　　4 設計體會 ……………………………………………………………………………10</p><p>　　參考文獻 …………………………………………………………………………………11</p><p><b>　　前言 </b></p>

13、<p>　　在競賽、文體娛樂等很多日常生活中很多地方都用到搶答器，它是能準確、公正、直觀地判斷出搶答者的機器。一般搶答器由單片機以及外圍電路組成，分為八路十路等不同，八路和十路的差別是，搶答器背面的接口有幾組，和外形沒有關系。在這里我們做的是四路的搶答器。通過搶答者的指示燈顯示、數(shù)碼顯示和警示顯示等手段指示出第一搶答者。數(shù)字搶答器的基本框圖如下圖1所示。該電路框圖主要有主題電路和擴展電路兩個部分，此電路條理清晰易懂，能夠很

14、好的實現(xiàn)搶答功能。</p><p>　　圖1 數(shù)字搶答器框圖</p><p>　　1 智力競賽搶答裝置</p><p><b>　　1.1 設計思想</b></p><p>　　1.1.1 設計方案</p><p>　　方案1：采用CD4511芯片作為搶答信號的觸發(fā)、鎖存和譯碼輸出。這樣

15、雖然比較簡便，但實際在實現(xiàn)鎖存功能時比較繁瑣難實現(xiàn)。</p><p>　　方案2：采用D觸發(fā)器和譯碼器來完成搶答部分。雖然元件較多，但在實現(xiàn)鎖存功能時可以簡單的實現(xiàn)。</p><p>　　經(jīng)過對比兩方案的優(yōu)缺點，決定采用搶答信號鎖存簡單實現(xiàn)的方案2。然后利用軟件Protues來進行仿真調試，再進行逐步改進。</p><p>　　1.1.2 設計所需的元件</

16、p><p>　　74LS148、74LS192、74LS48、74LS00、74LS20、NE555</p><p>　?。?）74LS148</p><p>　　74LS148為8線－3線優(yōu)先編碼器，表1為其真值表，圖2為其管腳圖。</p><p>　　圖2 74LS148管腳圖 表1 74LS148 8線—3線二進制編碼器真值表 <

17、;/p><p>　　74LS148工作原理如下： 該編碼器有8個信號輸入端，3個二進制碼輸出端。此外，電路還設置了輸入使能端EI，輸出使能端EO和優(yōu)先編碼工作狀態(tài)標志GS。 當EI=0時，編碼器工作；而當EI=1時，則不論8個輸入端為何種狀態(tài)，3個輸出端均為高電平，且優(yōu)先標志端和輸出使能端均為高電平，編碼器處于非工作狀態(tài)。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當EI為0，且至少

18、有一個輸入端有編碼請求信號（邏輯0）時，優(yōu)先編碼工作狀態(tài)標志GS為0。表明編碼器處于工作狀態(tài)，否則為1。</p><p>　?。?）74LS192</p><p>　　74LS192具有下述功能： </p><p>　?、佼惒角辶悖篊R=1，Q3Q2Q1Q0=0000 </p><p>　?、诋惒街脭?shù)：CR=0，LD=0，Q3Q2Q1Q0=D

19、3D2D1D0</p><p>　?、郾３郑?CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原態(tài) </p><p>　　④加計數(shù)：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法規(guī)律計數(shù) </p><p>　　⑤減計數(shù)：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按減法規(guī)律計數(shù)</p><

20、;p>　　74LS192是雙時鐘方式的十進制可逆計數(shù)器。 </p><p>　　CPU為加計數(shù)時鐘輸入端，CPD為減計數(shù)時鐘輸入端。</p><p>　　LD為預置輸入控制端，異步預置。 </p><p>　　CR為復位輸入端，高電平有效，異步清除。 </p><p>　　CO為進位輸出：1001狀態(tài)后負脈沖輸出 </p>

21、<p>　　BO為借位輸出：0000狀態(tài)后負脈沖輸出。其管腳引線圖如下圖3所示。</p><p>　　圖3 74LS192管腳引線圖</p><p>　　（3）74LS48 </p><p>　　48為有內部上拉電阻的BCD-7段譯碼器/驅動器，共有54/7448，54/74LS48兩種線路結構型式，輸出端（Ya—Yg）為高電平有效，可驅動燈緩沖器或共

22、陰極VLED。Ya—Yg為低電平時，脈沖消隱輸出也變?yōu)榈碗娖健Ｆ溥壿媹D如下圖3所示。</p><p>　　圖4 74LS48邏輯圖</p><p><b>　?。?）74LS00</b></p><p>　　00 為四組 2 輸入端與非門（正邏輯），共有 54/7400、54/74H00、54/74S00、54/74LS00，其中，1A－4A

23、，1B－4B為 輸入端 ，1Y－4Y 為輸出端 。其邏輯圖如下圖4所示。</p><p>　　圖5 74LS00 邏輯圖</p><p><b>　?。?）74LS20</b></p><p>　　20為兩組4輸入端與非門（正邏輯），共有54/7420，54/74H20，54/74S20，54/74LS20。其中，74LS20的引腳1A,2A、

24、1B,2B、1C,2C和1D,2D均為輸入端，1Y,2Y為輸出端。其邏輯圖如下圖5所示。</p><p>　　圖6 74LS20邏輯圖</p><p><b>　　（6）NE555</b></p><p>　　NE555 （Timer IC）為8腳時基集成電路，大約在1971年由Signetics Corporation發(fā)布，在當時是唯一非?？?/p>

25、速且商業(yè)化的Timer IC，在往后的30年中非常普遍被使用，且延伸出許多的應用電路，后來基于CMOS技術版本的Timer IC如MOTOROLA的MC1455已被大量的使用，但原規(guī)格的NE555依然正常的在市場上供應，盡管新版IC在功能上有部份的改善，但其腳位勁能并沒變化，所以到目前都可直接的代用。其邏輯圖如下圖6所示。 </p><p>　　圖7 NE555邏輯圖</p><p>&l

26、t;b>　　設計原理</b></p><p>　　搶答器具有鎖存、定時、顯示和報警功能。即當搶答開始后，選手搶答按動按鈕，鎖存器鎖存相應選手的編碼，同時用LED數(shù)碼管把選手所剩搶答時間顯示出來。而選手按鍵搶答以及搶答時間倒計時到時的時候都有報警以提醒主持人和選手。搶答時間設定9秒，報警響聲持續(xù)1秒。接通電源后，主持人將開關撥到“清除”狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設定時間；

27、主持人將開關置“開始”狀態(tài)，宣布“開始”搶答器工作。定時器倒計時，揚聲器給出聲響提示。選手在定時時間內搶答時，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示、揚聲器提示。當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再次操作“清除”和“開始”狀態(tài)開關。</p><p>　　四路搶答器的總電路如圖8所示。</p><p>　　圖8 四路搶答器總電路圖<

28、;/p><p>　　1.2.1 搶答電路部分 </p><p>　　電路圖如圖9所示，該電路完成兩個功能：一是分辨出選手按鍵的先后，并鎖定74LS的功能真值表即優(yōu)先搶答者的編號，同時譯碼顯示電路顯示選手編號；二是要使其他選手隨后的按鍵操作無效。其工作原理為：當主持人控制開關處于“清除”時，D觸發(fā)器的清零端為低電平，使D觸發(fā)器被強制清零，輸入的搶答信號無效。當主持人將開關撥到“開始”時，D觸發(fā)

29、器Q非端前一狀態(tài)為高電平，四個Q非端與在一起為高電平，再和搶答按鍵信號和借位信號與在一起給D觸發(fā)器的脈沖端，當沒人搶答時，搶答信號為低電平，與門U11輸出端為低電平給D觸發(fā)器脈沖端，當一有人搶答時，搶答信號為高電平，并和U2的輸出信號和借位信號與在一起，使得U11輸出端為高電平給D觸發(fā)器，于是D觸發(fā)器就有一個上升沿，使得搶答信號經(jīng)D觸發(fā)器觸發(fā)鎖存再經(jīng)過譯碼器74ls48譯碼，把相應的信號顯示在數(shù)碼管上。另外，當選手松開按鍵后，D觸發(fā)器的

30、Q非前一狀態(tài)為低電平，與在一起后給與門U11,使得U11的輸出端為低電平給D觸發(fā)器，則D觸發(fā)器的脈沖輸入端恢復原來狀態(tài)，從而使得其他選手按鍵的輸入信號不會被接收。這就保證了搶答者的優(yōu)先性及搶答電路的準確性。當選手回答完畢，主持人控制開</p><p><b>　　圖9 搶答電路圖</b></p><p><b>　　定時電路部分</b></

31、p><p>　　電路圖如圖10 所示，定時9秒，把74LS192對應的9，10，1，15四個端子預置為“1001”。計數(shù)器的時鐘脈沖由秒脈沖電路555提供。當復位開關按下時，給74ls192一個低電平，從而開始倒計時，每來一個脈沖信號進行減計數(shù)一次。當有選手搶答或借位信號時，就使得74ls192的輸入脈沖變成低電平，從而實現(xiàn)倒計時的停止。再按復位鍵時，再一次倒計時。</p><p><b

32、>　　圖10 定時電路</b></p><p>　　1.2.3 報警電路電路部分 </p><p>　　電路如圖11所示，由74LS121和蜂鳴器構成的報警電路，但仿真中沒有74ls121，因此用功能相同的MONOSTABLE VIRTUAL（后文簡稱A1）來代替仿真，如圖4所示。其中A1的脈沖輸入端是由復位信號和Q非的與信號和借位信號與在一起來提供的。當其中一個信號

33、為低電平時，使得A1得到一個下降沿脈沖，從而使A1的Q端輸出一個寬度為一秒的高電平，那么蜂鳴器就會響一秒。反之，電路停振，蜂鳴器不響。</p><p><b>　　圖11 報警電路</b></p><p>　　1.2.4 時序控制電路部分 </p><p>　　時序控制電路是搶答器設計的關鍵，它要完成以下三項功能：</p>&l

34、t;p>　　1）主持人將控制開關撥到“開始”位置時，揚聲器發(fā)聲，搶答電路和定時電路進入正常搶答工作狀態(tài)。 </p><p>　　2）當參賽選手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。</p><p>　　當設定的搶答時間到，無人搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作。</p><p><b>　　2 電路仿真</b&g

35、t;</p><p>　　在計算機上使用multisim對設計的搶答器進行仿真，仿真的結果為能實現(xiàn)最初的設計目標，仿真電路如圖12所示。</p><p>　　圖12 智力競賽搶答裝置仿真圖</p><p>　　3 電路連接測試</p><p><b>　　3.1 安裝焊接</b></p>&l

36、t;p>　　在計算機上使用protel繪制電路板并制作PCB板，在制作好的銅板上按圖9連接好線路，然后進行焊接，焊接過程要確保沒有短路和虛焊。焊接完成后還要認真的檢查一遍。設計實物的正、反面圖如圖13、圖14所示。</p><p>　　圖13 設計實物正面圖</p><p>　　圖14 設計實物反面圖</p><p><b>　　測試&l

37、t;/b></p><p>　　3.2.1 使用儀器</p><p>　　使用的儀器有：VC9808數(shù)字萬用表、直流電子負載。</p><p>　　3.2.2 測試結果</p><p>　　使用數(shù)字萬用表測量可得+5V檔的輸出電壓為5.02V, 使用直流電子負載測得最大通過電流為1.11A，-5V檔的輸出電壓為-5.08V, 最大

38、通過電流為1.15A，+12V檔的輸出電壓為11.87V, 最大通過電流為1.08A ，-12V檔的輸出電壓為-11.88V，最大通過電流為1.09A，可調檔可調節(jié)范圍1.24V～12.5V，最大通過電流為1.10A。測試結果均滿足設計的基本要求，并略有超出基本部分所要求的數(shù)據(jù)。</p><p><b>　　4 設計體會 </b></p><p>　　通過這次課程設

39、計，加強了我動手、思考和解決問題的能力。 在整個設計過程中，我總共想過兩個方案，前一個方案實現(xiàn)不了題目要求，后來就做出現(xiàn)在這個方案。 做課程設計同時也是對課本知識的鞏固和加強，平時積累的一些不懂的理論問題通過做這設計也就解決了。這就是所謂的認識來源于實踐，實踐是認識的動力和最終目的，吧。</p><p>　　經(jīng)過這幾周的努力，在老師和同學的幫助下，我們基本上完成了設計任務。通過這次課程設計，我們充分認識到了自學的

40、重要性，以及學以致用的道理，也體會到很多自己完成一件事,成功解決困難的樂趣。我們在圖書館和網(wǎng)上查閱了大量的資料，同時也認識到了圖書館和網(wǎng)上搜索的重要作用。在今后的學習過程中，應該多到圖書館和網(wǎng)上看一些專業(yè)方面的書籍，以豐富自己的知識。由于知識水平的局限，設計中可能會存在著一些不足，我真誠的接受老師和同學的批評和指正。</p><p>　　最后衷心感謝老師的悉心指導和同學門的熱心幫助!</p><

41、;p><b>　　參考文獻 </b></p><p>　　[1]余孟嘗.數(shù)字電子技術基礎簡明教程（第三版）[M].北京:高等教育出版社,2006.</p><p>　　[2]閻石.數(shù)字電子技術基礎（第四版）[M].北京:高等教育出版社,1998.</p><p>　　[3]康華光.電子技術基礎：數(shù)字部分（第四版）[M]. 北京:高等教育出

42、版社,2000.</p><p>　　[4]蔡惟錚.集成電子技術[M].北京:高等教育出版社,2004.</p><p>　　[5]李世雄，丁康源.數(shù)字集成電子技術教程[M].北京：高等教育出版社，1993.</p><p>　　[6]童詩白，徐振英.現(xiàn)代電子學及應用[M].北京:高等教育出版社,1994.</p><p>　　[7] 黃正瑾