版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領
文檔簡介
1、<p><b> 電 子 技 術(shù)</b></p><p> 課 程 設 計</p><p><b> 成績評定表</b></p><p> 設計課題 : 智力競賽搶答器 </p><p> 學院名稱 : 電氣工程學院
2、 </p><p> 專業(yè)班級 : 電氣1503 </p><p> 學生姓名 : </p><p> 學 號 : </p><p> 指導教師
3、 : </p><p> 設計地點 : 31-220 </p><p> 設計時間 : 2017.6.26-2017.7.2 </p><p> 電子技術(shù) 課程設計任務書</p>
4、<p><b> 目錄</b></p><p><b> 1.緒論3</b></p><p><b> 1.1設計目的3</b></p><p> 1.2 設計要求3</p><p><b> 2.方案設計3</b></
5、p><p> 2.1系統(tǒng)工作流程圖3</p><p> 2.2 元器件清單4</p><p> 2.3主要元器件選擇與分析5</p><p> 2.3.1 輕觸開關(guān)5</p><p> 2.3.2 74LS192計數(shù)芯片5</p><p> 2.3.3共陰極數(shù)碼管以及其驅(qū)動芯片
6、74LS486</p><p> 2.3.4 74LS175四路D觸發(fā)器7</p><p> 2.3.5 555定時器8</p><p> 2.3.6 集成門電路8</p><p> 2.3.7 無源蜂鳴器8</p><p><b> 3.原理分析9</b></p>
7、;<p> 3.1 搶答必答模式選擇及其指示電路9</p><p> 3.2 搶答電路9</p><p> 3.3 脈沖產(chǎn)生電路10</p><p> 3.4單穩(wěn)態(tài)定時電路11</p><p> 3.5 定時電路12</p><p> 3.6 音響電路13</p>&
8、lt;p> 3.7整機電路分析13</p><p> 3.8加減分數(shù)電路14</p><p><b> 4.設計總結(jié)15</b></p><p><b> 1.緒論</b></p><p><b> 1.1設計目的</b></p><p
9、> 1、注重培養(yǎng)學生正確的設計思想,掌握課程設計的主要內(nèi)容、步驟和方法。</p><p> 2、鞏固加深對電子技術(shù)基礎知識的理解,培養(yǎng)學生發(fā)現(xiàn)問題、獨立分析問題、解決問題,提高綜合運用所學知識的能力。 </p><p> 3、通過查找資料、選方案、設計電路、寫報告等環(huán)節(jié)的訓練,熟悉設計的過程、步驟。為以后從事電子電路設計、研制電子產(chǎn)品打下基礎。</p
10、><p> 4、了解電子線路設計的工程,學會書寫設計說明書。 </p><p> 5、培養(yǎng)學生嚴肅、認真的科學態(tài)度和工作作風。 </p><p> 6、在課余實踐,有效地激發(fā)學生對電子設計的興趣,豐富課外生活。 </p><p> 7、培養(yǎng)學生自主學習能力,擴展知識面。</p&g
11、t;<p> 8、提高動手能力的同時對常用的集成芯片有一定的了解,在電路設計方面有感性的認識。</p><p> 9、另外還要掌握電路原理和分析電路設計流程,每個電路的設計都要有完整的設計流程。這樣才能在分析電路有良好的思路,便于找出錯的原因。</p><p><b> 1.2 設計要求</b></p><p> 用TTL
12、或CMOS集成電路設計智力競賽搶答器邏輯控制電路,具體要求如下:</p><p> 1. 搶答組數(shù)為4組,輸入搶答信號的控制電路應由無抖動開關(guān)來實現(xiàn)。</p><p> 2. 判別選組電路。能迅速、準確地判處搶答者,同時能排除其它組的干擾信號,閉鎖其它各路輸入使其它組再按開關(guān)時失去作用,并能對搶中者有光、聲顯示和嗚叫指示。</p><p> 3. 計數(shù)、顯示電
13、路。每組有三位十進制計分顯示電路,能進行加/減計分。</p><p> 4. 定時及音響。必答時,啟動定時燈亮,以示開始,當時間到要發(fā)出單音調(diào)“嘟”聲,并熄滅指示燈。搶答時,當搶答開始后,指示燈應閃亮。當有某組搶答時,指示燈滅,最先搶答一組的燈亮,并發(fā)出音響。也可以驅(qū)動組別數(shù)字顯示(用數(shù)碼管顯示)。</p><p><b> 2.方案設計</b></p>
14、;<p> 2.1系統(tǒng)工作流程圖</p><p> 系統(tǒng)流程圖如2.1所示,控制電路是核心組成部分,它控制搶答電路、音響電路、指示燈電路以及定時電路。主要由門電路與門、與非門、或門等實現(xiàn)控制邏輯。主持人和參賽選手都是通過按鈕輸入控制信號到控制電路,通過控制電路的邏輯實現(xiàn)對各個模塊的控制。1K脈沖主要用于觸發(fā)器時鐘,秒脈沖主要用于計時器。</p><p> 另外每個組都有
15、一個三位十進制加減分數(shù)的電路用于統(tǒng)計比賽得分。</p><p> 圖2.1 智力競賽搶答器系統(tǒng)流程圖</p><p><b> 2.2 元器件清單</b></p><p> 繪制完原理圖后使用Altiumdesigner導出元器件清單如表2.1所示,主要有按鍵、門電路、驅(qū)動芯片、數(shù)碼管、555定時器及其常用的電容電阻晶體管等。</p
16、><p> 表2.1 元器件清單</p><p> 2.3主要元器件選擇與分析</p><p> 2.3.1 輕觸開關(guān)</p><p> 輕觸開關(guān)又叫按鍵開關(guān),最早出現(xiàn)在日本[稱之為:敏感型開關(guān)]使用時以滿足操作力的條件向開關(guān)操作方向施壓開關(guān)功能閉合接通,當撤銷壓力時開關(guān)即斷開,其內(nèi)部結(jié)構(gòu)是靠金屬彈片受力變化來實現(xiàn)通斷的。</p&g
17、t;<p> 輕觸開關(guān)由:嵌件、基座、彈片、按鈕、蓋板組成其中防水類輕觸開關(guān)在彈片上加一層聚酰亞胺薄膜如圖2.2所示。</p><p> 關(guān)于五腳輕觸開關(guān)的腳位問題:兩個引腳為一組,向開關(guān)體正確施壓時四個引腳相導通,第五個引腳為接地作用。</p><p> 2.3.2 74LS192計數(shù)芯片</p><p> 74LS192十進制同步加減可逆異
18、步預置數(shù)計數(shù)器,它具有雙時鐘輸入,并具有清除和置數(shù)等功能,其引腳排列如圖2.3所示,邏輯符號如圖2.4的所示。圖中:為置數(shù)端,為加計數(shù)端,為減計數(shù)端,為非同步進位輸出端,為非同步借位輸出端,P0、P1、P2、P3為計數(shù)器輸入端,為清除端,Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。其功能如表2.2所列。</p><p> 表2.2 74LS192功能表</p><p> 圖2.3 74LS
19、192引腳排列 圖2.4 74LS192功能圖</p><p> 2.3.3共陰極數(shù)碼管以及其驅(qū)動芯片74LS48 </p><p> 共陰極則是把所有l(wèi)ed的陰極連接到共同接點com,而每個led的陽極分別為a、b、c、d、e、f、g及dp(小數(shù)點),如圖2.5所示。圖中的8個led分別與上面那個圖中的a~dp各段相對應,通過控制各個led的亮滅來顯示數(shù)字。
20、</p><p> 在實際使用中,處理器很少直接輸出7位二進制碼來控制數(shù)碼管的顯示,一般都采用譯碼器和數(shù)碼管連接的方式。因為采用了譯碼器后,譯碼工作由譯碼器獨立完成,中央處理器的輸出信號可以由7位二進制信號減少成4位8421BCD碼。并且極大地提高了電路安全性和穩(wěn)定性,其連接方式如圖2.6所示。</p><p> 74LS48除了有實現(xiàn)7段顯示譯碼器基本功能的輸入(DCBA)和輸出(Y
21、a~Yg)端外,74LS48還引入了燈測試輸入端(LT)和動態(tài)滅零輸入端(RBI),以及既有輸入功能又有輸出功能的消隱輸入/動態(tài)滅零輸出(BI/RBO)端。其功能參照功能表2.3</p><p> 表2.3 74LS48功能表</p><p> 圖2.5 數(shù)碼管 圖2.6 74LS48與數(shù)碼管連接圖</p><p>
22、 2.3.4 74LS175四路D觸發(fā)器</p><p> 74ALS175為一四路的鎖存器,當CLK引腳輸入上漲沿時,1D-4D被鎖存到輸出端(1Q-4Q)。在CLK其他狀態(tài)時,輸出與輸入無關(guān)。 其功能表如表2.4所示</p><p> 表2. 4 74LS175功能表</p><p> 2.3.5 555定時器</p><p>
23、 如圖2.7所示:555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制RS 觸發(fā)器和放電管的狀態(tài)。在電源與地之間加上電壓,當 5 腳懸空時,則電壓比較器 C1 的同相輸入端的電壓為 2VCC /3,C2 的反相輸入端的電壓為VCC /3。若觸發(fā)輸入端 TR 的電壓小于VCC /3,則比較器 C2 的輸出為 0,可使 RS 觸發(fā)器置 1,使輸出端 OUT=1。如</p><p> 果閾值輸入端 T
24、H 的電壓大于 2VCC/3,同時 TR 端的電壓大于VCC /3,則 C1 的輸出為 0,C2 的輸出為 1,可將 RS 觸發(fā)器置 0,使輸出為低電平,其功能表如表2. 5所示</p><p> 表2. 5 555定時器功能表</p><p> 2.3.6 集成門電路</p><p> 集成門電路主要用于實現(xiàn)邏輯控制功能,此次設計使用到的集成門電路有74L
25、S00兩輸入四與非門、74LS20四輸入兩與非門、74LS08兩輸入四與門、74LS32兩輸入四或門。</p><p> 2.3.7 無源蜂鳴器</p><p> 無源蜂鳴器利用電磁感應現(xiàn)象,為音圈接入交變電流后形成的電磁鐵與永磁鐵相吸或相斥而推動振膜發(fā)聲,接入直流電只能持續(xù)推動振膜而無法產(chǎn)生聲音,只能在接通或斷開時產(chǎn)生聲音,因此需要脈沖震蕩信號才能發(fā)</p><p
26、><b> 生。如圖2.8</b></p><p><b> 3.原理分析</b></p><p> 3.1 搶答必答模式選擇及其指示電路</p><p> 如圖3.1所示,這是一個模式選擇電路,主要由開關(guān)和門電路組成,由主持人通過單刀雙擲開關(guān)來選擇是必答模式還是搶答模式。當開關(guān)S6撥到1引腳即連接GND為低
27、電平時,與非門U3C的9引腳輸入低電平,則8引腳必然輸出高電平,然后經(jīng)過一個與門輸入到U1D的13引腳,12引腳為其他模塊的控制信號,當12引腳為高電平時與門打開,13引腳的高電平信號可以被送到11引腳,點亮LED燈,當單刀雙擲開關(guān)撥到3引腳即接高電平時,10引腳1HZ的秒脈沖信號可以通過與非門送到8引腳,然后通過控制與門送到11引腳使LED燈閃爍,需要熄滅指示燈時,只需要讓與門的12引腳的控制信號為低電平,與門關(guān)閉,11引腳始終輸出低
28、電平,達到熄滅指示燈的效果。</p><p> 圖3.1 搶答/必答模式選擇電路</p><p><b> 3.2 搶答電路</b></p><p> 如圖3.2所示,搶答電路是由搶答按鈕、74LS175四路D觸發(fā)器、控制門電路(74LS20兩輸入與非門、74LS08兩輸入與門)、LED發(fā)光二極管和電容電阻構(gòu)成。</p>
29、<p> 首先需要主持人通過圖3.2的模式選擇選擇搶答模式,這樣2引腳的“QD-BD”高電平信號就送到了圖3.2 U1A的與門1引腳輸入端,然后主持人按下復位按鈕S 1,低電平信號通過與門送到74LS175的1引腳,進行觸發(fā)器清零,此時1Q’、2Q’、3Q’、4Q’都是高電平經(jīng)過74LS20與非、74LS00取非之后輸出高電平到與非門U3B的5引腳,使得1KHZ的時鐘脈沖信號加在74LS175的CLK上,等待競賽選手搶答同時
30、U3A輸出的信號也會作為控制信號送到其他門電路參與系統(tǒng)控制。選手通過經(jīng)過電容濾波消抖后的按鈕S1-S4進行搶答,當有選手按下某一搶答按鈕時,對應Q端輸出高電平點亮對應發(fā)光二極管,同時對應Q’端會輸出一個低電平,經(jīng)過與非門之后在U3A引腳輸出低電平,鎖住U3B這個與非門,使得1KHZ的時鐘脈沖信號不能送到74LS175的CLK上,所以會鎖住D觸發(fā)器,其他選手再按下?lián)尨鸢粹o,由于沒有時鐘脈沖,D觸發(fā)器信號不會改變,時鐘保留第一次觸發(fā)狀態(tài),這
31、樣實現(xiàn)了排除其他組干擾信號。四個Q輸出端只會輸出0000、 0001、 0010 、0100 、1000 五中狀態(tài),為了顯示搶答組別號,現(xiàn)在通</p><p><b> 圖3.2 搶答電路</b></p><p> 3.3 脈沖產(chǎn)生電路</p><p> 如圖3.3和圖3.4是基于555定時器的無穩(wěn)態(tài)振蕩電路</p><
32、;p> 多諧振蕩器是能產(chǎn)生矩形波的一種自激振蕩器電路,由于矩形波中除基波外還含有豐富的高次諧波,故 稱為多諧振蕩器。多諧振蕩器沒有穩(wěn)態(tài),只有兩個暫穩(wěn)態(tài),在自身因素的作用下,電路就在兩個暫穩(wěn)態(tài)之 間來回轉(zhuǎn)換,故又稱它為無穩(wěn)態(tài)電路。 </p><p> 由555定時器構(gòu)成的多諧振蕩器如圖3.3所示,R3,R8和C5是外接定時元件,電路中將高電平觸發(fā)端(6腳) 和低電平
33、觸發(fā)端(2腳)并接后接到R8和C8的連接處,將放電端(7腳)接到R3,R8的連接處。 </p><p> 由于接通電源瞬間,電容C來不及充電,電容器兩端電壓Uc為低電平,小于(1/3)Vcc,故高電平觸發(fā) 端與低電平觸發(fā)端均為低電平,3引腳輸出Uo為高電平,放電管VT截止。這時,電源經(jīng)R3,R8對電容C充電,使 電容C8上電壓Uc按指數(shù)規(guī)律上升,當Uc上升到(2/3)Vcc時,3引
34、腳輸出Uo為低電平,放電管VT導通,把uc從(1/3)Vcc 上升到(2/3)Vcc這段時間內(nèi)電路的狀態(tài)稱為第一暫穩(wěn)態(tài),其維持時間TPH的長短與電容的充電時間有關(guān) 。充電時間常數(shù)T充=(R1+R2)C。 </p><p> 由于放電管VT導通,電容C通過電阻R8和放電管放電,電路進人第二暫穩(wěn)態(tài).其維持時間TPL的長短與電 容的放電時間有關(guān),放電時間常數(shù)T放=R8*C5隨著
35、C8的放電,Uc下降,當Uc下降到(1/3)Vcc時,輸出Uo為高電平,放電管VT截止,Vcc再次對電容C8充電,電路又翻轉(zhuǎn)到第一暫穩(wěn)態(tài)。不難理解,接通電源后,電 路就在兩個暫穩(wěn)態(tài)之間來回翻轉(zhuǎn),則輸出可得矩形波。電路一旦起振后,Uc電壓總是在(1/3~2/3)Vcc 之間變化。圖3.5所示為工作波形。</p><p> 通過計算分析推到出震蕩周期T =0.69*(R3+2R8)*C8。通過調(diào)
36、節(jié)定時電阻電容來控制脈沖的頻率。圖3.3為1KHZ的頻率,用于D觸發(fā)器的時鐘信號和無源蜂鳴器的震蕩發(fā)生信號;圖3.4為1HZ的秒脈沖信號,用于74LS192計數(shù)器芯片的計數(shù)脈沖和LED閃爍脈沖信號。</p><p> 圖3.3 1HZ脈沖發(fā)生器圖3.4 1KHZ脈沖發(fā)生器</p><p> 圖3.5 多諧振蕩工作波形</p><p> 3.4單
37、穩(wěn)態(tài)定時電路</p><p> 如圖3.6是基于555定時器的單穩(wěn)態(tài)觸發(fā)器電路。</p><p> 單穩(wěn)態(tài)觸發(fā)器的特點是電路有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)狀態(tài)。在觸發(fā)信號作用下,電路將由穩(wěn)態(tài)翻轉(zhuǎn)到 暫穩(wěn)態(tài),暫穩(wěn)態(tài)是一個不能長久保持的狀態(tài),由于電路中RC延時環(huán)節(jié)的作用,經(jīng)過一段時間后,電路會自動返回到穩(wěn)態(tài),并在輸出端獲得一個脈沖寬度為tw的矩形波,起到定時的功能。在單穩(wěn)態(tài)觸發(fā)器中,輸
38、出的脈沖寬度tw,就是暫穩(wěn)態(tài)的維持時間,其長短取決于電路的參數(shù)值。 </p><p> 由555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路如圖3.6所示。圖中R2,C3為外接定時元件,輸人的觸發(fā)信號接在低電平觸發(fā)端(2腳)。 穩(wěn)態(tài)時,3引腳輸出Uo為低電平,即無觸發(fā)器信號(2引腳為高電平)時,電路處于穩(wěn)定狀態(tài)——輸出低電平。在觸發(fā)信號負脈沖作用下,低電平觸發(fā)端得到低于(1/3)Vcc,觸發(fā)信號,輸出Uo為高電平
39、,放電管VT截止,電 路進入暫穩(wěn)態(tài),定時開始。 在暫穩(wěn)態(tài)期間,電源Vcc→R2→C3→地,對電容充電,充電時間常數(shù)T=RC,電容電壓Uc按指數(shù)規(guī)律上升。當電容 兩端電壓Uc上升到(2/3)Vcc后,6端為高電平,輸出Uo變?yōu)榈碗娖?,放電管VT導通,定時電容C3充電結(jié)束 ,即暫穩(wěn)態(tài)結(jié)束。電路恢復到穩(wěn)態(tài)Uo為低電平的狀態(tài)。當?shù)诙€觸發(fā)脈沖到來時,又重復上述過程。工作 波形圖如圖3.7所示。可
40、見,輸人一個負脈沖,就可以得到一個寬度一定的正脈沖輸出,其脈沖寬度tw取決于電容器由0充電到 (2/3)Vcc,所需要的時間??傻?tw=1.1*R*C。此電路參數(shù)使得暫穩(wěn)態(tài)時間2s左右,實現(xiàn)定時大約2秒的效果,定時信號控制圖3.9的音響電路發(fā)出大約2秒長鳴聲。</p><p> 圖3.6 單穩(wěn)態(tài)電路 圖3.7 單穩(wěn)態(tài)工作波形</p><p><b&g
41、t; 3.5 定時電路</b></p><p> 如圖3.8所示,是一個由74LS192加減計數(shù)器、74LS48共陰極數(shù)碼管譯碼驅(qū)動芯片、數(shù)碼管以及控制門電路組成。74LS192有異步預置數(shù)功能。</p><p> 首先主持人發(fā)出低電平復位信號加到異步預置數(shù)端11引腳,圖3.8中的74LS192上面ABCD預置數(shù)端被加上1001BCD碼為十進制的9,QA-QD的輸出100
42、1通過由74LS32兩輸入搭建的四輸入或門后11引腳得到高電平信號送給左邊74LS08與門上,打開與門,1HZ的秒脈沖被送到了計數(shù)器的減計數(shù)引腳上,計數(shù)器開始遞減,當計數(shù)到0000時,通過或門在U8D輸出低電平就會關(guān)閉左上角的與門,秒脈沖就不能進來,一直鎖定在這個狀態(tài),然后這個或門的低電平信號送給其他控制單元實現(xiàn)熄滅指示燈的功能,直到主持人再次發(fā)出復位信號,輸出端被置9以后,或門低電平信號變成高電平,打開秒脈沖進行新一輪的計數(shù)。74LS
43、192輸出的BCD碼送給74LS48然后驅(qū)動數(shù)碼管顯示數(shù)字。74LS48是共陰極數(shù)碼管譯碼驅(qū)動芯片,在2.2.3節(jié)已經(jīng)詳細分析過,在此不再贅述。</p><p> 圖3.8 定時電路</p><p><b> 3.6 音響電路</b></p><p> 如圖3.9所示的音響電路是由555單穩(wěn)態(tài)觸發(fā)電路和三極管驅(qū)動蜂鳴器電路組成,單穩(wěn)態(tài)電
44、路主要用于定時2秒左右,讓三極管基極出現(xiàn)高電平,導通三極管,1KHZ的脈沖加到蜂鳴器上使蜂鳴器發(fā)聲,發(fā)聲時間就是單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間 1.1*R2*C3,單穩(wěn)態(tài)電路在3.4節(jié)已經(jīng)詳細分析過,故不再贅述。</p><p> 圖3.9 音響電路</p><p><b> 3.7整機電路分析</b></p><p> 如圖3.
45、10所示為搶答器的整機電路,為前面所有模塊的整合。首先由主持人通過左下角的單刀雙擲開關(guān)選擇操作模式,往上為必答模式,往下為搶答模式。</p><p> 若為必答模式,QD-BD這個低電平信號信號使得LED亮同時送到左上角的門電路產(chǎn)生低電平信號始終清零D觸發(fā)器,使得搶答器失效,進入必答模式,當主持人按下左上角復位鍵S1后,低電平預置數(shù)信號送到左下角74LS92的預置數(shù)控制端,QA-QD輸出1001,通過或門輸出高
46、電平信號使得UIC門的1HZ秒脈沖加到計數(shù)器上開始向下計數(shù),當計數(shù)到0時,通過或門后得到低電平,通過UIC封鎖秒脈沖,同時也產(chǎn)生信號熄滅LED。</p><p> 若為搶答模式,QD-BD這個高電平信號使得D觸發(fā)器清零端始終無效,搶答器開始工作,主持人按下復位鍵后預置數(shù)開始計數(shù),當有人搶答時,通過與非門鎖定搶答信號同時輸出控制信號控制蜂鳴器和LED燈。</p><p> 圖3.10
47、整機電路</p><p><b> 3.8加減分數(shù)電路</b></p><p> 如圖3.11所示,這是一個加減分數(shù)的記分電路,由于四個小組的記分電路都是一樣的并且也是獨立的,因此就其中一組做出分析。加減分計數(shù)電路一共分三部分,三個計數(shù)器、三個譯碼顯示分別對應著個位、十位和百位,對于百位(圖3.11最上面的一部分)來說,S1控制預置數(shù)端,平時被上拉電阻拉到高電平,
48、當按下開關(guān)時,預置數(shù)端為低電平,生效后立即預置ABCD的數(shù)據(jù),默認我們置五(0101),S2控制減計數(shù)脈沖,按一下減一個數(shù),同理S3為加計數(shù)鍵,S4為清零端,按下清零,產(chǎn)生的BCD碼經(jīng)過74LS48譯碼驅(qū)動數(shù)碼管顯示對應十進制數(shù),下面兩個十位和個位原理也是一樣的并且采用串行進位借位方式,將低位的進位和借位信號分別送給高位的加減計數(shù)脈沖輸入端實現(xiàn)串行進位和借位。</p><p> 圖3.11 三位十進制加減分電
49、路</p><p><b> 4.設計總結(jié)</b></p><p> 這一課程設計使我們將課堂上的理論知識有了進步的了解,學習智力競賽搶答器電路的工作原理,并增強了對數(shù)字電子技術(shù)這門課程的興趣。了解了更多電子元件的工作原理,如:74LS20、74LS00、74LS48、74ls192等。但同時也暴露出我在知識上掌握不足等缺點。其次在此次設計過程中由于我們頻繁的使用
50、一電子設計軟件如:AltiumDesigner等,因此使我熟悉了軟件的使用,同時在電腦的電子設計和繪圖操作上有了進一步提高。加上在設計過程中遇到了一些問題,使得我得查找相關(guān)資料,從而增長知識的同時增強解決問題和動手的能力,鍛煉我做事細心、用心、耐心的能耐。這一課程設計,使我向更高的精神和知識層次邁向一大步。所以在以后的學習生活中,我會努力學習,培養(yǎng)自己獨立思考的能力,積極參加多種設計活動,培養(yǎng)自己的綜合能力,從而使得自己成為一個有綜合能
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)電課程設計--智力競賽搶答器
- 數(shù)電智力競賽搶答器課程設計
- 數(shù)電課程設計---智力競賽電子搶答器
- 數(shù)電eda課程設計---智力競賽搶答器
- 數(shù)電課程設計---8路智力競賽搶答器
- 模電課程設計---智力競賽搶答器
- 數(shù)電課程設計--四路智力競賽搶答器設計
- 數(shù)電課程設計---多路智力競賽搶答器的設計
- 數(shù)電課程設計--四人智力競賽搶答器
- 數(shù)電課程設計--四人智力競賽搶答器
- 智力競賽搶答器課程設計
- 課程設計---智力競賽搶答器
- 智力競賽搶答器課程設計
- 智力競賽搶答器課程設計
- 課程設計---智力競賽搶答器設計
- 課程設計報告---智力競賽搶答器
- 數(shù)電課程設計報告---四人智力競賽搶答器
- 智力競賽搶答器課程設計報告
- 期末數(shù)電課程設計--四路智力競賽搶答器設計
- 智力搶答器課程設計--智力競賽搶答裝置的設計
評論
0/150
提交評論