硅穿孔通道引發(fā)應(yīng)力之特性研究及其抑制調(diào)變結(jié)構(gòu)

1、<p>　　硅穿孔通道引發(fā)應(yīng)力之特性研究及其抑制/調(diào)變結(jié)構(gòu)</p><p>　　Study of the Characteristic of the Stress Induced by Through-Silicon Via and the Stress Constraint/Modulation Structure</p><p><b>　　摘要</b>

2、</p><p>　　本論文以數(shù)值模擬的方式來觀察三維集成電路中的硅穿孔通道周圍之熱應(yīng)力，并佐以壓阻系數(shù)來?yè)Q算此應(yīng)力造成之硅基板載子遷移率變化率。目的是縮小載子遷移率變化率過大而被定為禁止擺放元件的排除區(qū)域。在考慮硅基板材料非等向性的狀況下，證實(shí)當(dāng)硅穿孔通道在規(guī)則擺放時(shí)其陣列排列方向與元件電流通道夾角控制之重要性，并在觀察硅穿孔通道受到軸向力時(shí)對(duì)周圍硅基板施力模式的改變，進(jìn)而提出逐層固定硅穿孔通道的可能應(yīng)用方案。

3、在討論現(xiàn)有解決硅穿孔通道產(chǎn)生之熱應(yīng)力問題的方法后，針對(duì)不接觸硅穿孔通道本體的封閉式空氣隙技術(shù)，我們亦提出朝開放式改進(jìn)的可能方向。</p><p>　　關(guān)鍵詞： 熱應(yīng)力、硅穿孔通道、三維集成電路、有限元素法、壓電效應(yīng)</p><p><b>　　Abstract</b></p><p>　　In this work, numerical simu

4、lation was used to predict the thermal stress and keep-out zone defined as where carrier mobility changes too much for the devices to turn on. By considering the anisotropic characteristics of the silicon, it is thought

5、that the angle between the rows of through-silicon via array and the direction of the devices’ channel is a very important parameter. By the simulated stress pattern changed by applying tensile stress along the axis of T

6、SV, a model of the confinement o</p><p><b>　　目錄</b></p><p><b>　　口試委員審定書I</b></p><p><b>　　致謝II</b></p><p><b>　　摘要III</b&g

7、t;</p><p>　　AbstractIV</p><p><b>　　目錄V</b></p><p><b>　　圖目錄VII</b></p><p><b>　　表目錄IX</b></p><p>　　第一章 緒論1</p&g

8、t;<p><b>　　1.1前言1</b></p><p>　　1.2研究背景與動(dòng)機(jī)2</p><p>　　1.3論文架構(gòu)6</p><p>　　第二章 文獻(xiàn)回顧與理論基礎(chǔ)8</p><p>　　2.1三維集成電路8</p><p>　　2.2硅穿孔通道9

9、</p><p>　　2.3異質(zhì)材料經(jīng)過溫差負(fù)荷所產(chǎn)生之熱應(yīng)力13</p><p>　　2.4Lamé distribution14</p><p>　　2.5基板載子遷移率隨應(yīng)力的變化17</p><p>　　2.6Keep-out zone19</p><p>　　第三章 硅穿孔通道產(chǎn)

10、生之應(yīng)力特性21</p><p>　　3.1材料參數(shù)21</p><p>　　3.2邊界條件22</p><p>　　3.3模擬與理論解析解的比較23</p><p>　　3.4Keep-out zone的計(jì)算25</p><p>　　3.5硅穿孔通道間交互作用對(duì)Keep-out zone的影響2

11、8</p><p>　　3.6規(guī)則性擺放硅穿孔通道與晶圓方向之關(guān)系33</p><p>　　3.7硅穿孔通道受軸向力與周圍硅基板受垂直應(yīng)力之關(guān)系38</p><p>　　第四章 非封閉性溝槽對(duì)應(yīng)力分布之影響45</p><p>　　4.1非封閉式環(huán)狀溝槽45</p><p>　　4.2非封閉式溝槽開

12、口位置對(duì)Keep-out zone分布之關(guān)系46</p><p>　　4.3非封閉式溝槽結(jié)構(gòu)之優(yōu)缺點(diǎn)48</p><p>　　第五章 結(jié)論54</p><p><b>　　參考文獻(xiàn)55</b></p><p><b>　　圖目錄</b></p><p>　　圖1

13、.1 微處理器單元中所含晶體管數(shù)及各關(guān)鍵技術(shù)引進(jìn)時(shí)間[1]2</p><p>　　圖1.2 二維系統(tǒng)級(jí)芯片及三維集成電路連線效率比較[2]3</p><p>　　圖2.1 硅穿孔通道基本制造流程[18]10</p><p>　　圖2.2 Bosch DRIE制程概念圖[19]11</p><p>　　圖2.3 晶圓結(jié)合技術(shù)示

14、意圖[21]12</p><p>　　圖2.4 含硅穿孔通道之晶圓曲率與退火溫度之關(guān)系[22]12</p><p>　　圖2.5 異質(zhì)材料經(jīng)歷溫度負(fù)載時(shí)產(chǎn)生熱應(yīng)力之機(jī)制示意圖13</p><p>　　圖2.6 厚壁中空?qǐng)A柱內(nèi)單位體積力平衡示意圖15</p><p>　　圖2.7 厚壁中空?qǐng)A柱內(nèi)壓力對(duì)管壁造成之應(yīng)力分布[23]

15、17</p><p>　　圖3.1 本研究之模型所使用非等向性硅基板方向性與坐標(biāo)軸之關(guān)系[33]22</p><p>　　圖3.2 單個(gè)硅穿孔通道模型尺寸及邊界條件(未照比例繪制)23</p><p>　　圖3.3 用來跟Lamé distribution解析解作比較的模型示意圖24</p><p>　　圖3.4 模擬

16、結(jié)果與解析解比較圖25</p><p>　　圖3.5 單個(gè)硅穿孔通道對(duì)p-type Si產(chǎn)生之Keep-out zone分布27</p><p>　　圖3.6 單個(gè)硅穿孔通道對(duì)n-type Si產(chǎn)生之Keep-out zone分布27</p><p>　　圖3.7 兩個(gè)硅穿孔通道相對(duì)位置參數(shù)示意圖28</p><p>　　圖3.

17、8 雙硅穿孔通道的交互作用，θ=0°、d=5529</p><p>　　圖3.9 雙硅穿孔通道的交互作用，θ=0°、d=2530</p><p>　　圖3.10 雙硅穿孔通道的交互作用，θ=45°、d=2530</p><p>　　圖3.11 硅穿孔通道收縮時(shí)對(duì)周圍基板施加的應(yīng)力31</p><p>

18、　　圖3.12 兩硅穿孔通道0度角擺放時(shí)交互作用示意圖31</p><p>　　圖3.13 兩硅穿孔通道45度角擺放時(shí)交互作用示意圖31</p><p>　　圖3.14 兩硅穿孔通道與[110]方向之夾角對(duì)KOZ重合距離之影響32</p><p>　　圖3.15 兩硅穿孔通道與[110]方向夾角對(duì)KOZ面積之影響32</p><p>

19、　　圖3.16 陣列硅穿孔通道的交互作用，θ=0°、d=5533</p><p>　　圖3.17 陣列硅穿孔通道的交互作用，θ=22.5°、d=5534</p><p>　　圖3.18 陣列硅穿孔通道的交互作用，θ=45°、d=5534</p><p>　　圖3.19 陣列硅穿孔通道的交互作用，θ=0°、d=2535&

20、lt;/p><p>　　圖3.20 陣列硅穿孔通道的交互作用，θ=22.5°、d=2536</p><p>　　圖3.21 陣列硅穿孔通道的交互作用，θ=45°、d=2536</p><p>　　圖3.22 直徑2倍大(20)的硅穿孔通道靠近較小尺寸的硅穿孔通道37</p><p>　　圖3.23 直徑1.5倍大(15)

21、的硅穿孔通道靠近較小尺寸的硅穿孔通道37</p><p>　　圖3.24 直徑2倍大1.5三倍大之硅穿孔通道分別接近時(shí)之Keep-out zone大小38</p><p>　　圖3.25 未施加外加應(yīng)力之硅穿孔通道側(cè)面Keep-out zone剖面圖39</p><p>　　圖3.26 未施加外加應(yīng)力之硅穿孔通道應(yīng)力場(chǎng)圖39</p><p

22、>　　圖3.27 限制住硅穿孔通道表面位移時(shí)側(cè)面Keep-out zone剖面圖40</p><p>　　圖3.28 限制住硅穿孔通道表面位移時(shí)應(yīng)力分布圖40</p><p>　　圖3.29 與封裝外盒連接之硅穿孔通道示意圖41</p><p>　　圖3.30 與封裝外盒連接之硅穿孔通道其基板Keep-out zone分布圖42</p>

23、<p>　　圖3.31 雙層芯片不受外力時(shí)Keep-out zone分布圖42</p><p>　　圖3.32 雙層芯片上層芯片之上表面受到支撐時(shí)Keep-out zone分布圖43</p><p>　　圖3.33 雙層芯片下層芯片之上表面受到支撐時(shí)Keep-out zone分布圖43</p><p>　　圖3.34 雙層芯片上下層芯片之上表面皆受到

24、支撐時(shí)Keep-out zone分布圖44</p><p>　　圖3.35 雙層芯片上下層芯片之上表面皆受到支撐時(shí)Keep-out zone分布圖44</p><p>　　圖4.1 封閉式與非封閉式空氣隙結(jié)構(gòu)示意圖45</p><p>　　圖4.2 空氣隙內(nèi)部正向應(yīng)力最大最小值與開口角度之關(guān)系46</p><p>　　圖4.3

25、單個(gè)含空氣隙之硅穿孔通道產(chǎn)生之Keep-out zone與開口角度之關(guān)系46</p><p>　　圖4.4 多段圓弧空氣隙結(jié)構(gòu)及將其圓弧轉(zhuǎn)成其他形狀的示意圖及模擬結(jié)果47</p><p>　　圖4.5 圓心在的外圓弧溝槽結(jié)構(gòu)(左)及直線溝槽結(jié)構(gòu)(右)應(yīng)力交互作用比較圖48</p><p>　　圖4.6 空氣隙穿透氧化層之效果49</p>

26、<p>　　圖4.7 非封閉式溝槽改成連上方氧化層一起蝕刻之效果比較圖49</p><p>　　圖4.8 非封閉式溝槽改成連上方氧化層一起蝕刻之效果比較圖50</p><p>　　圖4.9 全角度非封閉式溝槽結(jié)構(gòu)示意圖50</p><p>　　圖4.10 全角度非封閉式溝槽變動(dòng)角度之效果51</p><p>　　圖4.

27、11 θi:180°、θo:180°(左)及θi:180°、θo:225°(右)KOZ分布圖51</p><p>　　圖4.12 θi:180°、θo:270°(左)及θi:180°、θo:315°(右)KOZ分布圖51</p><p>　　圖4.13 用來做三維集成電路散熱分析之模型架構(gòu)52<

28、/p><p>　　圖4.14 空氣隙不同開口角度對(duì)散熱的影響53</p><p>　　圖4.15 全角度非封閉式空氣隙不同包圍角度對(duì)散熱的影響53</p><p><b>　　表目錄</b></p><p>　　表1.1現(xiàn)有降低硅穿孔通道產(chǎn)生之熱應(yīng)力之技術(shù)方法5</p><p>　　表2.1

29、坐標(biāo)軸1平行于單晶硅[100]方向時(shí)的壓阻系數(shù)(單位為10-11 Pa-1)[26]19</p><p>　　表2.2各大廠硅穿孔通道技術(shù)與其keep-out zone范圍20</p><p>　　表3.1模擬時(shí)所用之材料參數(shù)21</p><p>　　表3.2坐標(biāo)軸1平行于單晶硅[110]方向時(shí)的壓阻系數(shù)(單位為10-11 Pa-1)26</p&

30、gt;<p>　　表4.1常用之三維集成電路熱分析材料參數(shù)52</p><p><b>　　第一章 緒論</b></p><p><b>　　前言</b></p><p>　　自從晶體管被發(fā)明出來之后，憑著其相對(duì)于真空管體積小、效能佳、可靠度高且成本低等優(yōu)異特性，已幾乎完全取代真空管成為主流電子元件，

31、積體化電路的發(fā)展亦隨著突飛猛進(jìn)。在個(gè)人計(jì)算機(jī)越來越普及的年代，人們?cè)絹碓窖鲑囘@些新興科技，生活型態(tài)也逐漸改變，人們不斷期望生活能夠越來越便利、越來越輕松，甚至隨著網(wǎng)際網(wǎng)絡(luò)的發(fā)達(dá)、信息爆炸年代的到來，大家期望的已不再僅僅是一時(shí)的方便，而是能夠隨身攜帶的知識(shí)。在人手一臺(tái)智能型裝置的年代，為了讓人們能夠更自在的攜帶功能更強(qiáng)大的裝置，工程師們努力地在更小的體積內(nèi)置入更多的電子元件。在將半導(dǎo)體產(chǎn)業(yè)多年來的發(fā)展歷程整理過后，由Gordon Moor

32、e提出了摩爾定律(Moore’s Law)[1]，此定律預(yù)測(cè)了約每隔18~24個(gè)月集成電路中的晶體管數(shù)目會(huì)增加一倍。摩爾定律的定義雖然經(jīng)過了幾次的修改，但其精神不外乎是形容半導(dǎo)體產(chǎn)業(yè)的高速成長(zhǎng)，甚至可以廣義地說摩爾定律是在形容一種穩(wěn)定指數(shù)成長(zhǎng)的趨勢(shì)。圖1.1即是將微處理單元(Microprocessor Unit, MPU)內(nèi)晶體管的數(shù)目對(duì)時(shí)間作圖，并標(biāo)注出各關(guān)鍵技術(shù)引進(jìn)的時(shí)間點(diǎn)，可看出摩爾定律在這四十年來都可算是非常地精準(zhǔn)。雖然<

33、;/p><p>　　圖1.1微處理器單元中所含晶體管數(shù)及各關(guān)鍵技術(shù)引進(jìn)時(shí)間[1]</p><p><b>　　研究背景與動(dòng)機(jī)</b></p><p>　　為了繼續(xù)跟上摩爾定律的預(yù)測(cè)并提升人們?cè)谛畔r(shí)代中對(duì)知識(shí)的掌握及取得，創(chuàng)造出縮小元件線寬以外的方法及技術(shù)已是不可避免的。其中為了在元件線寬不變的條件下能夠增加元件密度，開始有了將原本處在同一個(gè)平面

34、的元件層層相疊的想法出現(xiàn)。因一般處在平面的元件其所占用的空間皆為橫向的，故此構(gòu)想能夠在控制整體集成電路的體積成長(zhǎng)下增加元件的數(shù)量，進(jìn)而有效的增加單位體積的元件密度，而此技術(shù)增進(jìn)集成電路效能的關(guān)鍵、機(jī)制不僅僅如此。如圖1.2所示，一般的二維系統(tǒng)級(jí)芯片(System on Chip, SoC)其每一個(gè)由同質(zhì)電子元件組成的功能性模塊之間的連線因?yàn)橹荒茉谄矫嫔喜季值年P(guān)系必須繞過其他的模塊，模塊間接線的長(zhǎng)度會(huì)隨著元件及互相溝通的輸入輸出之需求而爆

35、增，進(jìn)而使得系統(tǒng)耗損增加、反應(yīng)速度下降甚至引發(fā)可靠度問題的疑慮。而將各層元件垂直堆棧除了可以有效減少總連線長(zhǎng)度，還可以藉由在各層元件間穿插重新分配層以減少接線迂回各模塊間的行走距離及其對(duì)模塊的干涉。三維集成電路(Three-dimensional integrated circuit, 3D IC)除了上述對(duì)于傳統(tǒng)二維系統(tǒng)級(jí)芯片效率、效能的提升之外，并具有高整合性</p><p>　　圖1.2二維系統(tǒng)級(jí)芯片及三

36、維集成電路連線效率比較[2]</p><p>　　將芯片或功能性模塊堆棧起來的技術(shù)已經(jīng)發(fā)展一段時(shí)間了，但離商業(yè)化及大量生產(chǎn)仍有一段距離。圖1.3是Lau整理出來的幾個(gè)三維集成電路技術(shù)的產(chǎn)業(yè)成熟度[3]，圖中將三維集成電路堆棧的技術(shù)分為三類：3D IC packaging、3D IC integartion、3D Si integration，本研究將會(huì)著重在被看好即將從研發(fā)階段跨入商業(yè)化的3D IC integr

37、ation及仍在發(fā)展中的3D Si integration部分。3D IC packaing相較這兩者已經(jīng)非常成熟，且雖然3D IC packaging已經(jīng)有堆棧的概念存在，但此技術(shù)是堆棧已經(jīng)封裝好的芯片再以凸塊或者金屬線作各層的連接，因此此技術(shù)的異質(zhì)模塊整合的自由度不高且效能及封裝整體的體積表現(xiàn)也都較差。</p><p>　　三維集成電路非常關(guān)鍵的技術(shù)即在如何垂直聯(lián)系各層間元件的訊號(hào)，硅穿孔通道技術(shù)(throu

38、gh-silicon via, TSV)便是能夠?qū)⑷S封裝內(nèi)各子封裝的界限去除的關(guān)鍵技術(shù)。此技術(shù)讓各層的芯片能夠更直接地結(jié)合成一個(gè)直接電路成為名符其實(shí)的三維集成電路。三維集成電路雖然靠垂直堆棧芯片及整合更多異質(zhì)元件而使其效能突飛猛進(jìn)，但也因此復(fù)雜又擁擠的結(jié)構(gòu)產(chǎn)生了熱囤積、噪聲干擾及熱應(yīng)力等問題[4]。本研究將從機(jī)械工程觀點(diǎn)的熱應(yīng)力問題切入去做三維集成電路的結(jié)構(gòu)改善研究。三維集成電路為了垂直傳送電子訊號(hào)到達(dá)各層芯片，廣泛使用銅這個(gè)導(dǎo)電性良

39、好的金屬作為硅穿孔通道的材料。但銅的熱膨脹系數(shù)16.5 與其周圍硅基板的熱膨脹系數(shù)2.6 相比約是其六倍大。這么大的熱膨脹系數(shù)差距使得原本在電鍍銅制程環(huán)境中沉積出體積剛好吻合的銅通道或?qū)Ь€在回到室溫或經(jīng)過后續(xù)的熱處理的時(shí)候，銅會(huì)膨脹或收縮的比周圍的硅基板還要?jiǎng)×?。這兩個(gè)材料就會(huì)因變形程度不一樣而互相牽制并產(chǎn)生熱應(yīng)力[5]-[7]，此熱應(yīng)力不僅會(huì)產(chǎn)生象是材料界面分離、缺陷擴(kuò)大甚至破損等可靠性問題[8]-[10]，還會(huì)改變硅基板材料的電子遷

40、移率及電子元件的臨界電壓[11]。</p><p>　　圖1.3各三維集成電路技術(shù)產(chǎn)業(yè)成熟度[3]</p><p>　　表1.1是以文獻(xiàn)[12]中整理現(xiàn)有降低”硅穿孔通道產(chǎn)生之應(yīng)力”之方法為基礎(chǔ)，加上額外的參考資料修改而成的表格。降低硅穿孔通道產(chǎn)生之應(yīng)力的方法大約可以分成三類，改變”原有結(jié)構(gòu)之材料或幾何參數(shù)”、”改變?cè)薪Y(jié)構(gòu)”及”增加新結(jié)構(gòu)”。前兩類方法從產(chǎn)生應(yīng)力的源頭下手降低應(yīng)力的產(chǎn)生

41、。最后一類則是藉由附加的結(jié)構(gòu)去限制住產(chǎn)生之應(yīng)力的傳播。其中第一類方法需要找到合適的材料或者是對(duì)原本調(diào)整出來的制程再做修改及最佳化，整體研發(fā)所需時(shí)間較久且理論上要根本地消除應(yīng)力的產(chǎn)生只能使用同質(zhì)材料，故研究結(jié)構(gòu)對(duì)應(yīng)力的影響是有其必要性的。第二類和第三類雖然機(jī)制不同，但概念都是使用空氣隙來提供空間給硅穿孔通道作不同程度的收縮或膨脹。差別在于第二類用法較被侷限，第三類較有發(fā)展的空間，再加上第二類的空氣隙不是跟硅穿孔通道直接接觸就是插入在原本已

42、經(jīng)夠薄的襯墊層，對(duì)電路整體的可靠度恐有影響。綜合以上結(jié)果，本研究將研究第三類襯墊層外空氣隙的改良，并探討以非封閉式結(jié)構(gòu)代替或者是導(dǎo)引應(yīng)力的可能性。</p><p>　　表1.1現(xiàn)有降低硅穿孔通道產(chǎn)生之熱應(yīng)力之技術(shù)方法</p><p><b>　　論文架構(gòu)</b></p><p>　　本論文使用ANSYS Workbench建立三維集成電路的模

43、型。模型中特別保留其他文獻(xiàn)中常簡(jiǎn)化不使用的硅基板的材料非等向性、二氧化硅襯墊層。并以此建立之模型分析硅穿孔通道周圍KOZ分布及其周圍應(yīng)力場(chǎng)之特性，以期利用觀察到之特性來減少KOZ所占用之面積。而除了這種利用自身特性來改變KOZ占用面積的方法外，本論文也會(huì)提出幾個(gè)能夠直接影響應(yīng)力場(chǎng)的結(jié)構(gòu)來限制KOZ的產(chǎn)生。</p><p>　　本論文第一章會(huì)先介紹為什么要從二維多芯片模塊往三維集成電路發(fā)展，并簡(jiǎn)述本研究欲研究的問題

44、─硅穿孔通道周圍異質(zhì)材料界面所產(chǎn)生的熱應(yīng)力，并介紹產(chǎn)生的熱應(yīng)力對(duì)三維集成電路可靠性有甚么樣的影響，以及文獻(xiàn)探討關(guān)于降低熱應(yīng)力的幾種方法，進(jìn)而引出本文欲研究之改善方法。</p><p>　　第二章主要是提供本研究會(huì)用到的基本知識(shí)。開頭會(huì)以嚴(yán)格的角度去區(qū)分所謂三維封裝與三維集成電路，進(jìn)而引出硅穿孔通道對(duì)于完成三維集成電路的關(guān)鍵性。接著會(huì)介紹硅穿孔通道的基本制程及其后續(xù)熱處理來說明其產(chǎn)生熱應(yīng)力的原因。在藉由材料力學(xué)中熱

45、應(yīng)力理論來了解硅穿孔通道產(chǎn)生熱應(yīng)力的機(jī)制及其影響參數(shù)后，便會(huì)將這些理論套用到之后推導(dǎo)出用來描述厚壁圓柱內(nèi)壁受到應(yīng)力時(shí)其柱體內(nèi)應(yīng)力分布的Lamé distribution中，藉此來求出在基材中插入圓柱異質(zhì)材料時(shí)加載溫差負(fù)載時(shí)應(yīng)力分布的解析解型態(tài)。最后會(huì)引用文獻(xiàn)中關(guān)于應(yīng)力對(duì)載子遷移率變化率的影響之理論，得出之后用來?yè)Q算模擬出之應(yīng)力值成為排除區(qū)域時(shí)所需要用的壓電系數(shù)及其使用公式。</p><p>　　第三章則

46、是模擬研究。首先會(huì)介紹材料參數(shù)，并開始第一個(gè)驗(yàn)證用模型的邊界條件介紹。在模型驗(yàn)證可以充分反應(yīng)出硅穿孔通到周圍的應(yīng)力特性后即進(jìn)入第三章的主軸─硅穿孔通道產(chǎn)生之應(yīng)力特性的應(yīng)用，亦即在不在基板上做其他加工的前提下來利用其應(yīng)力特性縮小排除區(qū)域的面積。此章的特性研究可以分成兩大部分，一個(gè)是利用硅基板的材料非等向性來討論當(dāng)規(guī)則性擺放硅穿孔通道時(shí)較佳的擺放角度，另外一個(gè)主題則是藉由Lamé distribution的推導(dǎo)，假設(shè)軸向方向無限長(zhǎng)

47、得到的靈感來研究硅穿孔通道受到表面應(yīng)力時(shí)對(duì)排除區(qū)域分布的影響。并以實(shí)際有的封裝材料來探討此特性的應(yīng)用可行性。</p><p>　　第四章主要是研究以外加結(jié)構(gòu)來限制應(yīng)力的傳遞，一開始會(huì)先提出目前最適合解決硅穿孔通道熱應(yīng)力問題的襯墊層外封閉式空氣隙(溝槽)結(jié)構(gòu)所擁有的缺點(diǎn)。再提出將此結(jié)構(gòu)更改成非封閉式的可能性之后進(jìn)行兩結(jié)構(gòu)的效果比較。接著會(huì)研究各種不同非封閉式結(jié)構(gòu)對(duì)排除區(qū)域的影響來了解此結(jié)構(gòu)的設(shè)計(jì)因素。最后會(huì)在考量非

48、封閉式結(jié)構(gòu)預(yù)留布線空間的前提下做兩種結(jié)構(gòu)的另一種層面應(yīng)用之比較。</p><p>　　第五章結(jié)論的部分則是整理各章之研究成果并做簡(jiǎn)短的總結(jié)。</p><p>　　第二章 文獻(xiàn)回顧與理論基礎(chǔ)</p><p><b>　　三維集成電路</b></p><p>　　三維集成電路的核心除了高元件密度外，另外一個(gè)就是利用其高度

49、異質(zhì)元件整合性來達(dá)到的模塊多功能性，故并不是單純的把元件或芯片堆棧起來就能稱作三維集成電路。嚴(yán)格說起來三維集成電路是所謂”三維整合技術(shù)”的其中之一，另外還有封裝堆棧和芯片堆棧等三維整合技術(shù)。其中封裝堆棧又可分成Package-on-Package及Package-in-Package，前者是將兩封裝好之集成電路堆棧，后者則是先將一部分的集成電路封裝好后與其他芯片堆棧后再一起封裝。這種封裝雖然可以藉由簡(jiǎn)單地堆棧來低成本地減少其占用之印刷電

50、路板面積，但此技術(shù)需要多次進(jìn)行封裝的動(dòng)作，且個(gè)別的封裝都會(huì)增加整體空間，故對(duì)元件密度及異質(zhì)元件整合性的提高能力都有限。而芯片堆棧雖然是直接將芯片堆棧起來，但其連接各芯片的方法是采用打線的方式，接線的數(shù)量及訊號(hào)傳輸?shù)暮哪芊謩e被芯片的周長(zhǎng)及接線的長(zhǎng)度所限制，故此技術(shù)的優(yōu)勢(shì)在于技術(shù)的成熟度及其低成本。真正能大幅增進(jìn)整個(gè)系統(tǒng)的效能及功能性的希望還是寄托在三維集成電路技術(shù)的研究上。</p><p>　　雖然說使用硅穿孔通道

51、來做訊號(hào)傳輸是三維集成電路的特色，但并不是有使用硅穿孔通道的都算是三維集成電路。因構(gòu)成三維集成電路的各關(guān)鍵技術(shù)幾乎都還在研究階段，且整體的系統(tǒng)可靠度、穩(wěn)定性都離商業(yè)化量產(chǎn)還有一大段距離。故有一介于二維多芯片模塊及三維集成電路的技術(shù)產(chǎn)生，那就是俗稱二點(diǎn)五維度的中介層技術(shù)。乍看之下中介層技術(shù)與三維集成電路很像，差別在于中介層技術(shù)在長(zhǎng)有元件的芯片和其下方的印刷電路板中間插入一層中介層專門負(fù)責(zé)讓硅穿孔通道通過。此用意是讓芯片模塊能擁有比印刷電路

52、板高密度的輸出端，并藉由中介層的轉(zhuǎn)換來接到印刷電路板上。此技術(shù)可以在不提高印刷電路板成本的同時(shí)，增加各模塊間的連接數(shù)以提高整體的效能。而此技術(shù)尚不能稱為三維集成電路的原因是其唯一有使用硅穿孔通道的是用做重新分配傳輸訊號(hào)密度的中介層，上方的芯片模塊是放在同一個(gè)平面上而沒有堆棧的。在文獻(xiàn)[17]中，作者比較了三維集成電路與中介層技術(shù)，其結(jié)論是中介層技術(shù)的確不僅可以有效的提升系統(tǒng)的效能，且也是近期就有機(jī)會(huì)量產(chǎn)的技術(shù)。而三維集成電路雖擁有著散熱

53、不良及其內(nèi)部應(yīng)力造成的可靠性等問題使得它離商業(yè)化還有很一段距離要走，但其潛能是遠(yuǎn)超過中介層技術(shù)的。</p><p><b>　　硅穿孔通道</b></p><p>　　從上一節(jié)介紹的三維集成電路定義可以得知三維集成電路最重要的關(guān)鍵結(jié)構(gòu)就是硅穿孔通道。此結(jié)構(gòu)的應(yīng)用不僅可藉由貫通芯片的通道，來傳輸芯片上下表面元件的訊號(hào)而使元件密度增加，甚至當(dāng)芯片越疊越多的時(shí)候，此結(jié)構(gòu)可說

54、是聯(lián)系芯片上不同層的元件模塊最佳且唯一合乎成本的方法，其制造流程如下：蝕刻孔洞(在基板上打洞，但不貫穿基板)、孔洞填充(先依序在挖好洞的基板上沉積氧化絕緣層、金屬阻障層及晶種層后再填充用來做為電子訊號(hào)通道的材料)、晶圓接合(為了對(duì)基板的底部進(jìn)行加工，會(huì)使用所謂的乘載晶圓固定在基板上方以舉起基板，或者不同層的晶圓、芯片互相疊合也算在此步驟內(nèi))、基板薄化(從基板的下方將基板磨薄，讓原本沒有貫通的硅穿孔通道底部可以露出來)、乘載晶圓移除(將晶

55、板薄化及布置好基板背面之電路后即可將乘載晶圓與基板分開)。圖2.1為硅穿孔通道的制造流程范例[18]。而雖然硅穿孔通道的制造流程都差不多，但其制造的時(shí)機(jī)及不同的制造方式都會(huì)有所影響。除了基板薄化、乘載晶圓移除這兩個(gè)步驟跟本研究較無相關(guān)性外，以下即就各重要制程步驟及產(chǎn)生熱應(yīng)力之原因進(jìn)行更詳細(xì)的說明：</p><p>　　蝕刻孔洞：在基板中要放入垂直導(dǎo)線的地方打洞以讓訊號(hào)可以穿過基板，目前主流的方法為使用深反應(yīng)式離子

56、蝕刻(deep reactive-ion etching, DRIE)。高速的DRIE制程有兩種，Bosch深反應(yīng)性離子蝕刻(Bosch DRIE)及低溫型深反應(yīng)離子蝕刻(cryogenic DRIE)。其中較廣為人知的Bosch DRIE，其原理為藉由不斷高速地切換電漿蝕刻及表面鈍化兩道制程來蝕刻出高深寬比且壁面近乎垂直的孔洞結(jié)構(gòu)。此方法使用的電漿蝕刻是近乎等向性的。為了蝕刻出高深寬比的孔洞，其解決方法為蝕刻前在基板表面沉積可以抵抗蝕

57、刻的鈍化層，然后藉由電漿中的離子將孔洞底部的鈍化層轟擊掉以增加制程的非等向性，因此Bosch DRIE蝕刻出的孔洞壁面會(huì)有如波浪般的紋路。圖2.2即是Bosch DRIE的概念示意圖[19]。目前有研究希望以雷射蝕刻來取代Bosch DRIE來降低制程成本及增大產(chǎn)量。但因?yàn)槔咨湮g刻在使用高能量的雷射時(shí)，會(huì)溶解孔洞周圍的硅基板并產(chǎn)生飛濺的硅殘?jiān)蚀朔椒o法用來制造尺度非常小或是有高密度需求的孔洞。</p><p>

58、;　　圖2.1硅穿孔通道基本制造流程[18]</p><p>　　圖2.2Bosch DRIE制程概念圖[19]</p><p>　　孔洞填充：在填入導(dǎo)通用的金屬之前，硅穿孔通道的孔洞需要先依序沉積(一)防止硅基板和硅穿孔通道導(dǎo)通的絕緣層、(二)防止硅穿孔通道內(nèi)的金屬擴(kuò)散進(jìn)入硅基板的金屬阻障層、(三)幫助硅穿孔通道內(nèi)金屬附著及晶粒生長(zhǎng)的晶種層。在完成上述保護(hù)層的沉積后，即可在孔洞中填充

59、導(dǎo)通訊號(hào)用的金屬，目前最廣泛用來填充硅穿孔通道的金屬是具有低電阻、良好抗電致遷移能力(electromigration)的銅，但銅除了難以填入次微米尺度的孔洞外，與硅的熱膨脹系數(shù)差異也非常地大，在整個(gè)系統(tǒng)經(jīng)過熱處理或其他有溫度變化的制程后，此龐大的熱膨脹系數(shù)差容易因?yàn)楦鞑牧吓蛎浥c收縮的程度不一樣，而使這些異質(zhì)材料在界面處互相推擠或拉扯而產(chǎn)生熱應(yīng)力。故有研究著重于能夠代替銅來當(dāng)作填充通道的金屬，而目前被認(rèn)為最有潛力的是鎢。鎢不僅技術(shù)上可以

60、用來填充次微米尺度的孔洞、不像銅一樣擁有那么強(qiáng)的擴(kuò)散污染效果以外，鎢的熱膨脹系數(shù)(4.5 ppm/℃)與硅的熱膨脹系數(shù)(2.6 ppm/℃)差與銅(16.5 ppm/℃)跟硅的熱膨脹系數(shù)差比只有約七分之一。然而，鎢也是有缺點(diǎn)的，其電阻是銅的三倍。故[20]中提出了混合鎢/銅混合硅穿孔通道的概念，高密度、直</p><p>　　晶圓接合及熱處理：晶圓接合技術(shù)除了加工晶圓背面時(shí)會(huì)用到外，也在各層晶圓堆棧時(shí)扮演重要的角

61、色。晶圓堆棧接合的技術(shù)如圖2.3所示不只一種，但各種技術(shù)在晶圓接合后都需要進(jìn)行烘烤或退火等熱處理來確保永久接合。除此之外，晶圓退火還另有用途，當(dāng)硅穿孔通道填充完全時(shí)，銅會(huì)因?yàn)槭艿剿苄宰冃味怀?，進(jìn)而損壞位在其上方用來布線的重新分配層(redistribution layer, RDL)。[22]提出了藉由高溫退火來消除銅突出的現(xiàn)象，圖2.4即是該文獻(xiàn)所提出含有硅穿孔通道之晶圓經(jīng)過退火后應(yīng)力狀況改變的情形，從圖中可看出零應(yīng)力的狀態(tài)經(jīng)過幾次

62、熱循環(huán)后，逐漸變成退火制程的溫度，且降溫過程幾乎只剩下彈性變形，第四次循環(huán)(4th cycle, 藍(lán)線)即是本研究欲針對(duì)模擬的過程。</p><p>　　圖2.3晶圓結(jié)合技術(shù)示意圖[21]</p><p>　　圖2.4含硅穿孔通道之晶圓曲率與退火溫度之關(guān)系[22]</p><p>　　異質(zhì)材料經(jīng)過溫差負(fù)荷所產(chǎn)生之熱應(yīng)力</p><p>　

63、　所謂的熱應(yīng)力是指一物體其隨著溫度變化所做的體積變化受到約束時(shí)會(huì)產(chǎn)生的應(yīng)力。一個(gè)物體含有多個(gè)材料時(shí)，往往這些的熱膨脹系數(shù)會(huì)不同。假設(shè)如圖2.5一般含有A、B兩種異質(zhì)材料的物體，令其材料A的熱膨脹系數(shù)、材料B的熱膨脹系數(shù)、兩材料原本的長(zhǎng)度、整個(gè)物體經(jīng)過的溫度負(fù)荷分別為。這個(gè)含有異質(zhì)材料的物體在經(jīng)歷溫度變化時(shí)，因材料熱膨脹的理論值為熱膨脹系數(shù)乘以原長(zhǎng)度乘以溫度變化，故兩物體理論上會(huì)如圖2.5中間的圖例一般有不一樣的長(zhǎng)度變化，但實(shí)際上異質(zhì)材料

64、會(huì)互相限制住對(duì)方，伸長(zhǎng)量較少的物體會(huì)被較多的拉長(zhǎng)，伸長(zhǎng)量較多的則會(huì)被較少的拖住而如同圖2.5最底下的圖例。</p><p>　　圖2.5異質(zhì)材料經(jīng)歷溫度負(fù)載時(shí)產(chǎn)生熱應(yīng)力之機(jī)制示意圖</p><p>　　當(dāng)異質(zhì)材料互相拉扯的力達(dá)到平衡的時(shí)候，必須滿足兩個(gè)方程式。一是較短而被拉伸的材料之”額外伸長(zhǎng)量”和較長(zhǎng)而被限制住的材料之”額外縮短量”的和，必須等于兩個(gè)材料自由伸縮時(shí)的長(zhǎng)度差。也就是說兩者

65、長(zhǎng)度差必須由兩者的額外長(zhǎng)度變化來補(bǔ)足。以圖2.5為例，可將此描述列式如下：</p><p>　　其中分別為材料A受到的熱應(yīng)力、材料B受到的熱應(yīng)力、材料A的楊氏系數(shù)、材料B的楊氏系數(shù)。另外一個(gè)必須滿足的方程式則是材料A受到的力必須等于材料B受到的力。同樣以圖2.5為例，可列式如下：</p><p>　　其中分別為材料A受到熱應(yīng)力的截面積、材料B受到熱應(yīng)力的截面積。需要特別注意的是因?yàn)閼?yīng)力有方

66、向性，故絕對(duì)值去掉后正負(fù)號(hào)的決定須視邊界條件而變。解式2-1及式2-2組成的聯(lián)立方程式即可得知材料A和材料B各別受到的熱應(yīng)力值。</p><p>　　Lamé distribution</p><p>　　材料力學(xué)中用Lamé equation來描述厚壁的中空?qǐng)A柱其內(nèi)壁受到壓力時(shí)，應(yīng)力從內(nèi)徑到外徑的分布情形[23]。其推導(dǎo)方式為如圖2.6所示令厚壁圓柱一微小厚度、微小角

67、度切出來的單位體積所受到的力平衡。首先將其各邊所受到的應(yīng)力乘于其施加的邊長(zhǎng)，來求得其單位長(zhǎng)度所受到的力。因?yàn)榧僭O(shè)的單位體積非常小，兩邊的斜邊可以視為垂直邊、上下的弧邊可以視為平行邊。將各方向的力平衡即可得平衡方程式：</p><p>　　當(dāng)角度小到趨近于0時(shí)，展開式2-1得：</p><p>　　式子兩邊同除以，并忽略這個(gè)二次的微小量：</p><p>　　將式子作

68、移項(xiàng)、整理：</p><p>　　圖2.6厚壁中空?qǐng)A柱內(nèi)單位體積力平衡示意圖[23]</p><p>　　因此方程式假設(shè)軸向方向受到的應(yīng)變和應(yīng)力為定值，故軸向應(yīng)變與各向應(yīng)力的關(guān)系式可表示成：</p><p>　　因此若將/E項(xiàng)移到左側(cè)，常數(shù)減常數(shù)仍應(yīng)為常數(shù)。再將剩余項(xiàng)乘以這個(gè)常數(shù)所得之常數(shù)令為2A：</p><p>　　將式2-6代入式2-

69、4消掉得到：</p><p>　　式子兩邊乘以r后可以將整體表示成對(duì)r的微分：</p><p>　　括號(hào)兩邊都對(duì)r作積分，得出的常數(shù)令為-B，并把除了徑向應(yīng)力項(xiàng)外都往等號(hào)右側(cè)移即可得到徑向應(yīng)力的通解：</p><p>　　再將式2-9的徑向應(yīng)力代回式2-6即可得到切線方向的環(huán)應(yīng)力通解：</p><p>　　式中的A和B都是常數(shù)，是由不同狀況下

70、的邊界條件來決定。圖2.7為式2- 11與式2- 22描述之應(yīng)力在厚壁中空?qǐng)A柱中的分布示意圖。此方程式不僅可以用在中空?qǐng)A柱的應(yīng)力推算，也可用在其他負(fù)載、實(shí)心結(jié)構(gòu)等類似狀況。其中有文獻(xiàn)將其用在推算纖維增強(qiáng)陶瓷基復(fù)合材料受到溫度負(fù)載的應(yīng)力分布[24]。纖維增強(qiáng)陶瓷基復(fù)合材料為在陶瓷基板中插入一根根的纖維來增強(qiáng)其材料強(qiáng)度，而其形狀狀似穿透硅基板的硅穿孔通道，故對(duì)于硅穿孔通道造成之熱應(yīng)力解析解也能使用此方程式來呈現(xiàn)[25]。代入表面應(yīng)力為0及溫

71、度負(fù)載后可求得以下方程式：</p><p>　　其中符號(hào)分別為正向應(yīng)力、剪應(yīng)力、基板材料楊氏系數(shù)、基板及硅穿孔通道熱膨脹系數(shù)差、基板材料泊松比、應(yīng)力量測(cè)點(diǎn)離硅穿孔通道中心的距離以及硅穿孔通道的半徑，下標(biāo)的、z則是圓柱坐標(biāo)系的三軸方向。</p><p>　　圖2.7厚壁中空?qǐng)A柱內(nèi)壓力對(duì)管壁造成之應(yīng)力分布[23]</p><p>　　基板載子遷移率隨應(yīng)力的變化<

72、/p><p>　　壓阻效應(yīng)(piezoresistive effect)是描述材料在受到應(yīng)力時(shí)所產(chǎn)生的電阻變化，其關(guān)系式為：</p><p>　　其中分別代表電阻、壓阻系數(shù)、應(yīng)力，下標(biāo)的符號(hào)l則分別代表該電場(chǎng)是在甚么方向上的改變、電流的方向、施加應(yīng)力的方向、受到應(yīng)力的平面之方向(平面的方向?yàn)樵撈矫娴姆ㄊ噶?，每個(gè)下標(biāo)皆用1、2、3代表其在三維垂直坐標(biāo)系上的方向。理論上在一個(gè)三維的垂直坐標(biāo)系中會(huì)

73、各有三乘于三共九個(gè)不同方向的值。但基于力矩平衡，下標(biāo)兩個(gè)數(shù)字可以互換的應(yīng)力值要相等，否則系統(tǒng)會(huì)因?yàn)閮袅囟D(zhuǎn)。例如、、故各參數(shù)皆只剩下六個(gè)互相獨(dú)立的變量。因此為了便于計(jì)算及在數(shù)值運(yùn)算時(shí)節(jié)省存儲(chǔ)器，會(huì)將雙數(shù)字的下標(biāo)簡(jiǎn)化成一個(gè)數(shù)字來表示，簡(jiǎn)化方式為令11→1、22→2、33→3、23→4、31→5、12→6。綜合以上結(jié)果且令，式2- 16又可整理成：</p><p>　　而對(duì)單晶硅我們會(huì)再加入以下六個(gè)假設(shè)來做更進(jìn)一

74、步的簡(jiǎn)化：</p><p>　　切應(yīng)力不會(huì)產(chǎn)生正向的壓阻效應(yīng)亦即。</p><p>　　正應(yīng)力不會(huì)產(chǎn)生橫向的壓阻效應(yīng)亦即。</p><p>　　切應(yīng)力無法在切應(yīng)力所在平面之外產(chǎn)生壓阻效應(yīng)亦即。</p><p>　　正向壓阻效應(yīng)相等亦即。</p><p>　　橫向壓阻效應(yīng)相等亦即。</p><

75、;p>　　剪切壓阻效應(yīng)相等亦即。</p><p>　　將以上六個(gè)敘述中等于0的值代進(jìn)去，并把相等的值替換成式中第一項(xiàng)作為代表，可將式2-7替換成：</p><p>　　從式2- 18可發(fā)現(xiàn)單晶硅的獨(dú)立壓阻系數(shù)只有三個(gè)：，表2.1整理了電流在[100]方向時(shí)n-type單晶硅及p-type單晶硅的這三個(gè)壓阻系數(shù)。</p><p>　　表2.1坐標(biāo)軸1平行于單

76、晶硅[100]方向時(shí)的壓阻系數(shù)(單位為10-11 Pa-1)[26]</p><p>　　從壓阻效應(yīng)的定義及歐姆定律，可以推得電場(chǎng)變化為：</p><p>　　其中為電流、為電場(chǎng)。因?yàn)檩d子遷移率與電阻率是成反比的關(guān)系，故可得載子遷移率變化率為：</p><p>　　藉由將以上得知的載子遷移率變化率與電阻率變化率的關(guān)系及式2-8的壓阻系數(shù)代入式2-9的關(guān)系式可得硅基板

77、特定方向的載子遷移率變化率的絕對(duì)值、壓阻系數(shù)及施加應(yīng)力的關(guān)系式，以在[100]方向的通道為例：</p><p>　　而從載子遷移率與汲極電流(drain current, )的關(guān)系式[27]：</p><p>　　其中式子中的B會(huì)隨著元件的操作區(qū)域不同而不同。以現(xiàn)在的MOSFET科技而言，操作在元件的線性區(qū)域的時(shí)候B為0，而當(dāng)元件操作在飽和區(qū)的時(shí)候則B為0.5，故我們可以知道不論元件操作在

78、甚么區(qū)域載子遷移率的變化率都與汲極電流的變化率成正比。</p><p>　　Keep-out zone</p><p>　　Deepak Sekar 在其部落格中發(fā)表了一篇名為”為什么硅穿孔通道這么肥？”的文章。硅穿孔通道雖然可以做得很小，但其所占的硅晶圓面積并不只其本身孔洞的圓形面積。硅穿孔通道造成的應(yīng)力若超過元件能夠承受的范圍則該應(yīng)力過大的區(qū)域某方面來說也算是其所占用的面積，該區(qū)域因此

79、無法置放元件而被稱為Keep-out zone。能夠忍受的應(yīng)力值每個(gè)元件不同，需要視狀況調(diào)整?！睘槭裁垂璐┛淄ǖ肋@么肥？”一文中就整理了幾個(gè)知名半導(dǎo)體大廠制作硅穿孔通道時(shí)所做的規(guī)范，詳細(xì)請(qǐng)見表2.2[28]。而從表中可看出加上</p><p>　　表2.2各大廠硅穿孔通道技術(shù)與其keep-out zone范圍</p><p>　　第三章 硅穿孔通道產(chǎn)生之應(yīng)力特性</p>

80、<p><b>　　材料參數(shù)</b></p><p>　　本研究皆為穩(wěn)態(tài)分析，故沒有使用到有關(guān)時(shí)間的參數(shù)，所使用到的材料特性有熱膨脹系數(shù)、楊氏系數(shù)、泊松比。模擬中所使用的材料參數(shù)羅列如下表：</p><p>　　表3.1模擬時(shí)所用之材料參數(shù)</p><p>　　本研究除特別提及，皆使用硅的非等向性性質(zhì)來做模擬。表3.1中非等向性硅

81、的部分提到的X、Y、Z為研究之模型對(duì)應(yīng)的三個(gè)軸，而此三軸與晶圓方向的關(guān)系可以參考圖3.1。Y軸的方向?yàn)榇怪庇?100)晶圓表面的[100]方向，而X軸和Z軸則都是平行于晶圓表面的[110]方向。</p><p>　　圖3.1本研究之模型所使用非等向性硅基板方向性與坐標(biāo)軸之關(guān)系[33]</p><p><b>　　邊界條件</b></p><p&g

82、t;　　作單個(gè)硅穿孔通道的模擬時(shí)所用的模型架構(gòu)如圖3.2，圖3.2(上)為模型上視圖、圖3.2(下)為通過硅穿孔通道中心的剖面?zhèn)纫晥D。圖中黑色的標(biāo)注為尺寸及三軸方向、紅色的標(biāo)注為該部位所使用之材料、藍(lán)色為邊界條件的設(shè)定。此模型因?yàn)閷?duì)稱的關(guān)系假設(shè)硅穿孔通道的中心軸不會(huì)往X軸及Z軸方向偏移，且假設(shè)整個(gè)模型底部是靜置在某個(gè)平面上。故底部完全不會(huì)有任何Y軸方向的位移，但仍可以往另外兩軸方向移動(dòng)。另外關(guān)于模型經(jīng)歷的制程是參照?qǐng)D2.4中當(dāng)硅穿孔通道

83、完成時(shí)為了解決銅突出的問題而使用的退火制程，依照?qǐng)D上的第四個(gè)循環(huán)的實(shí)驗(yàn)結(jié)果可得知系統(tǒng)無內(nèi)應(yīng)力的溫度為最后經(jīng)歷之高溫退火制程的溫度，且其后之特性如同線性彈性物體一般。本研究同時(shí)參考[34]中提出的實(shí)際溫度，設(shè)定模型初始無應(yīng)力溫度為攝氏250度，并設(shè)定模型最終溫度為室溫?cái)z氏25度來觀察其熱應(yīng)力分部去做分析。</p><p>　　圖3.2單個(gè)硅穿孔通道模型尺寸及邊界條件(未照比例繪制)</p><

84、p>　　模擬與理論解析解的比較</p><p>　　本研究驗(yàn)證模型的方法為先進(jìn)行單個(gè)無襯墊層的硅穿孔通道的模擬，并將結(jié)果拿來跟第二張中介紹過的應(yīng)力分布解析解Lamé distribution作比較。將式2- 13及式2- 14代入表3.1及圖3.2的材料參數(shù)、模型尺寸后即可得到解析解：</p><p>　　因?yàn)榻馕鼋庵兄豢紤]兩個(gè)異質(zhì)材料互相拉扯的應(yīng)力分布，故比較用的模型必須

85、去掉襯墊層。但為了在讓模擬條件能夠符合解析解的同時(shí)又不變動(dòng)模型網(wǎng)格，故比較用的模型是直接將原本模型的SiO2襯墊層指定為硅基板的材料，且比較用模型中的硅材料參數(shù)是使用等向性的，指定方式可見圖3.3。</p><p>　　圖3.4為模擬結(jié)果與解析解的比較圖。模擬的應(yīng)力值取值方式有兩個(gè)，一個(gè)是取硅基板中間平面的應(yīng)力也就是的位置，另外一個(gè)則是硅基板的表面應(yīng)力也就是的地方。從比較圖可以看出來中間平面的應(yīng)力模擬值可說是完美

86、的貼齊解析解預(yù)測(cè)的曲線。而表面應(yīng)力的些許誤差也是預(yù)料中的。因?yàn)長(zhǎng)amé distribution在推導(dǎo)時(shí)就只做圓柱體的二維截面做力平衡的計(jì)算，軸向方向則直接假設(shè)應(yīng)力不變。故在計(jì)算靠近表面的應(yīng)力分布時(shí)，則會(huì)因?yàn)殂~的表面因硅基板的牽制變形而使得硅穿孔通道周圍且靠近硅基板上表面的應(yīng)力值與解析解出現(xiàn)誤差。</p><p>　　圖3.3用來跟Lamé distribution解析解作比較的模型示意圖&

87、lt;/p><p>　　圖3.4模擬結(jié)果與解析解比較圖</p><p>　　Keep-out zone的計(jì)算</p><p>　　因?qū)τ趥鹘y(tǒng)置于硅基板上的晶體管而言，選擇硅基板(100)表面搭配元件<110>通道方向的話可以得到最高的電子遷移率[35]。故本研究中模型的坐標(biāo)軸平行方向及欲研究的電流方向都設(shè)定在[110]方向上。而因?yàn)榈诙轮薪榻B的壓阻系數(shù)是

88、以坐標(biāo)軸1(X軸)平形于[100]方向去計(jì)算出來的，故需要對(duì)表2.1的系數(shù)效果作坐標(biāo)轉(zhuǎn)換后才能使用。[26] 中提供了壓阻系數(shù)坐標(biāo)轉(zhuǎn)換的公式。當(dāng)新的坐標(biāo)軸與原本的坐標(biāo)軸夾角為θ時(shí)，新坐標(biāo)中的壓阻系數(shù)與原本的壓阻系數(shù)關(guān)系式如下：</p><p>　　因?yàn)閇110]方向與[100]方向夾角為45度，故將θ=45代入式2- 25及式2- 26即可得到可用于本研究坐標(biāo)軸的壓阻系數(shù)與表2.1提供之壓阻系數(shù)關(guān)系式如下：<

89、;/p><p>　　而將式2- 27及式2- 28代入表2.1的數(shù)據(jù)后即可整理出適用于坐標(biāo)軸平行于[110]方向的壓阻系數(shù)如下表：</p><p>　　表3.2坐標(biāo)軸1平行于單晶硅[110]方向時(shí)的壓阻系數(shù)(單位為10-11 Pa-1)</p><p>　　本研究定義Keep-out zone為載子遷移率變化率大于5%的基板位置，故判斷式為：</p>&

90、lt;p>　　模擬結(jié)果如圖3.5、圖3.6，紅色的部分即為用式2- 29、式2- 30判斷出來的Keep-out zone。單個(gè)硅穿孔通道影響元件載子遷移率變化率的等高線會(huì)象是四瓣花瓣一樣往外擴(kuò)散，但因?yàn)楣杌宀捎梅堑认蛐缘牟牧先ツM，故橫向和縱向的延伸范圍會(huì)不一樣。從圖中可以明顯的看出當(dāng)電流在[110]方向時(shí)，p-type Si受到的影響遠(yuǎn)大于n-type Si。P-type受到的影響非常大，從硅穿孔通道延伸出去的Keep-ou

91、t zone在圖3.5中縱向約17.65、橫向約16.47。圖3.6中的n-type Si雖然幾乎不受影響，但其Keep-out zone的非等向性比p-type Si還明顯。</p><p>　　圖3.5單個(gè)硅穿孔通道對(duì)p-type Si產(chǎn)生之Keep-out zone分布</p><p>　　圖3.6單個(gè)硅穿孔通道對(duì)n-type Si產(chǎn)生之Keep-out zone分布</p

92、><p>　　硅穿孔通道間交互作用對(duì)Keep-out zone的影響</p><p>　　目前已有不少研究討論多個(gè)硅穿孔通道以不同的方式擺在一起時(shí)應(yīng)力在各硅穿孔間分布的狀況。而本研究希望著重的點(diǎn)為Keep-out zone之間的交互作用，模擬的方式為固定一個(gè)硅穿孔通道的位置，讓另外一個(gè)硅穿孔通道從不同角度接近來觀察其交互作用。圖3.7為模型的上視示意圖，其中θ為兩硅穿孔通道中心連線與Z軸之夾角

93、、d為該中心連線之長(zhǎng)度。</p><p>　　圖3.7兩個(gè)硅穿孔通道相對(duì)位置參數(shù)示意圖</p><p>　　當(dāng)θ=0°時(shí)，位于兩硅穿孔通道中間的基板會(huì)同時(shí)受到兩者的拉扯而受到更大的拉應(yīng)力。當(dāng)兩硅穿孔通道接近到一定程度(圖3.8的55)的時(shí)候，總共的Keep-out zone會(huì)比兩者沒有交互作用時(shí)各別造成的相加還大。而當(dāng)兩者的Keep-out zone重疊到一定程度時(shí)(圖3.9)

94、，Keep-out zone的寬度就會(huì)開始增加。四個(gè)花瓣?duì)畹腒eep-out zone其實(shí)是成對(duì)的，縱向的是一組、橫向的是一組，不同組的Keep-out zone正負(fù)號(hào)不同且不會(huì)疊加。從圖3.10、θ=45°的例子即可看出此現(xiàn)象，兩個(gè)硅穿孔通道已經(jīng)非常接近了卻只會(huì)互相排斥。以理論去分析此現(xiàn)象產(chǎn)生的原因，我們可以將TSV施力方式做分解，圖3.11為硅穿孔通道收縮時(shí)對(duì)周圍基板施加應(yīng)力的示意圖。所有徑向方向的應(yīng)力皆為指向圓心的拉應(yīng)力

95、，而因?yàn)槊芏炔蛔兊年P(guān)系，切線方向會(huì)受到環(huán)狀的壓應(yīng)力。但在keep-out zone的計(jì)算上我們只需要用到垂直方向的應(yīng)力分量，而硅穿孔通道45度角的在線因?yàn)榉至ハ嗟咒N的關(guān)系垂直方向應(yīng)力分量幾乎為零。故我們可以以硅穿孔通道45、135、225、315四個(gè)角度延伸出去的線來劃分出其周圍兩兩成對(duì)共四塊的</p><p>　　圖3.8雙硅穿孔通道的交互作用，θ=0°、d=55</p><p

96、>　　圖3.9雙硅穿孔通道的交互作用，θ=0°、d=25</p><p>　　圖3.10雙硅穿孔通道的交互作用，θ=45°、d=25</p><p>　　圖3.11 硅穿孔通道收縮時(shí)對(duì)周圍基板施加的應(yīng)力</p><p>　　圖3.12 兩硅穿孔通道0度角擺放時(shí)交互作用示意圖</p><p>　　圖3.13 兩硅穿

97、孔通道45度角擺放時(shí)交互作用示意圖</p><p>　　圖3.14 兩硅穿孔通道與[110]方向之夾角對(duì)KOZ重合距離之影響</p><p>　　圖3.15 兩硅穿孔通道與[110]方向夾角對(duì)KOZ面積之影響</p><p>　　規(guī)則性擺放硅穿孔通道與晶圓方向之關(guān)系</p><p>　　觀察了兩個(gè)硅穿孔通道間的交互作用，可以了解到影響Keep

98、-out zone的不只排列方式，排列的角度也是非常重要的。故本研究就上一小節(jié)作的角度模擬作進(jìn)一步的延伸，將兩個(gè)硅穿孔通道改為3x3的陣列并固定間隔為。圖3.16到圖3.18是將3x3的陣列從0度逐漸旋轉(zhuǎn)到45度的結(jié)果。經(jīng)過計(jì)算，0度時(shí)的keep-out zone約為、22.5度時(shí)約為、45度時(shí)約為。</p><p>　　圖3.16陣列硅穿孔通道的交互作用，θ=0°、d=55</p>&

99、lt;p>　　圖3.17陣列硅穿孔通道的交互作用，θ=22.5°、d=55</p><p>　　圖3.18陣列硅穿孔通道的交互作用，θ=45°、d=55 </p><p>　　圖3. 19~圖3. 21也是一樣的過程，但這次將硅穿孔通道間的間隔縮小至25。為了方便比較，以0度時(shí)的KOZ為100%去觀察其他角度面積變化的比例，當(dāng)角度為11.25、22.5、33.

100、75、45度時(shí)，其KOZ分別為94%、87%、79%、74%。以上兩種密度的擺放方式趨勢(shì)皆跟兩個(gè)硅穿孔通道的交互作用類似，故若要使KOZ最小的話45度是最好的擺放方式，但是從圖中也可觀察到硅穿孔通道間的可擺放元件區(qū)域會(huì)隨著角度的變化而扭曲，從集中在中間的方型變成圍繞硅穿孔通道的線狀，故若考慮特殊的擺放要求時(shí)，0度角仍是有其應(yīng)用場(chǎng)合。</p><p>　　以上準(zhǔn)則主要是適用于相同尺寸之硅穿孔通道間的交互作用，不同大

101、小的則不適用，例如圖3.22即為一個(gè)直徑2倍大的硅穿孔通道靠近另外一個(gè)較小的。可看到因兩者呈45度角的關(guān)系，較大的硅穿孔通道產(chǎn)生之Keep-out zone逐漸被推開帶往后側(cè)，直到最后將小的硅穿孔通道完全包覆。而此時(shí)Keep-out zone反而就像0度角Keep-out zone疊加的效果般，會(huì)在剛開始交互作用的時(shí)候達(dá)到面積最大值。故不同大小的硅穿孔通道最好是擺很遠(yuǎn)或者是擺很近才能使Keep-out zone最小化。圖3.23則是1.

102、5倍大的硅穿孔通道靠近一個(gè)普通大小的，可發(fā)現(xiàn)大小懸殊不要太大的情況下，兩者的KOZ還是可以有效的互相限制。圖3.24是整理以上兩種大小差異的情況硅穿孔通道從0度及45度互相接近的狀況，可發(fā)現(xiàn)大小差異越大的越容易提早發(fā)生KOZ重疊的現(xiàn)象。</p><p>　　圖3.19陣列硅穿孔通道的交互作用，θ=0°、d=25</p><p>　　圖3.20陣列硅穿孔通道的交互作用，θ=22

103、.5°、d=25</p><p>　　圖3.21陣列硅穿孔通道的交互作用，θ=45°、d=25</p><p>　　圖3.22直徑2倍大(20)的硅穿孔通道靠近較小尺寸的硅穿孔通道</p><p>　　圖3.23直徑1.5倍大(15)的硅穿孔通道靠近較小尺寸的硅穿孔通道</p><p>　　圖3.24直徑2倍大1.

104、5三倍大之硅穿孔通道分別接近時(shí)之Keep-out zone大小</p><p>　　硅穿孔通道受軸向力與周圍硅基板受垂直應(yīng)力之關(guān)系</p><p>　　圖3.25為硅穿孔通道未受到熱應(yīng)力以外之外加應(yīng)力時(shí)的KOZ側(cè)面剖面圖，可發(fā)現(xiàn)KOZ在硅基板表面所占的面積最大。而根據(jù)圖3.26的應(yīng)力分布圖(紅色箭頭為最大主應(yīng)力的方向，可以看出這是因?yàn)樘畛涞你~柱在收縮時(shí)主要拉扯的是基板表面。故若能改變此應(yīng)力

105、方向?qū)⒖煽s小基板表面的KOZ。故本研究嘗試模擬給定硅穿孔通道上表面位移為0時(shí)的應(yīng)力分布。圖3.27顯示因受到拘束而產(chǎn)生拉應(yīng)力的硅穿孔通道，其KOZ有遠(yuǎn)離硅基板表面的趨勢(shì)，而從圖3.28的力分布圖也可看出受到拉應(yīng)力的銅柱再加上收縮的硅基板所造成的周圍基板被往上拉的效果。若將硅穿孔通道原本不受力時(shí)垂直方向收縮約時(shí)的KOZ令為100%，則限制其收縮、時(shí)，其KOZ分別為77%及50.6%，若反過來使硅穿孔通道的垂直變形量增加至?xí)r，其KOZ也會(huì)增

106、加到133.2%。故可觀察到硅穿孔通道垂直變形量與表面KOZ成正相關(guān)，亦即能越牢固的固定硅穿孔通道不使其變形，Keep-out zone在表面的比例就會(huì)越少。但限制住銅柱的收縮也就意味著銅柱需要承受更大的應(yīng)力，故此方法應(yīng)視銅柱所能承受之應(yīng)力去做調(diào)整?；蛘呤怯迷诳煽慷纫筝^不高的場(chǎng)合，例如拿來做元件散熱的散熱硅穿孔通道(</p><p>　　圖3.25未施加外加應(yīng)力之硅穿孔通道側(cè)面Keep-out zone剖面圖

107、</p><p>　　圖3.26未施加外加應(yīng)力之硅穿孔通道應(yīng)力場(chǎng)圖</p><p>　　圖3.27限制住硅穿孔通道表面位移時(shí)側(cè)面Keep-out zone剖面圖</p><p>　　圖3.28限制住硅穿孔通道表面位移時(shí)應(yīng)力分布圖</p><p>　　綜合以上結(jié)果，施加應(yīng)力防止硅穿孔通道的變形是可以藉由改變表面應(yīng)力模式來將KOZ往基板內(nèi)部

108、推移。以下對(duì)此特性應(yīng)用能力做簡(jiǎn)單的探討。構(gòu)想為如圖3.29一般將最上層的硅穿孔通道與封裝頂黏合在一起，藉由封裝頂?shù)南拗苼頊p少銅柱的收縮量。封裝材料假設(shè)為Al2O3這個(gè)常見的陶瓷封裝材料。首先試著模擬陣列受到限制的效果，模擬結(jié)果如圖3.30。以位于中心的硅穿孔為準(zhǔn)，其產(chǎn)生的KOZ從沒限制時(shí)的降到，縮小至原本的41.810%。缺點(diǎn)也是顯而易見的，基板最外側(cè)的部分因受到擠壓也變成了Keep-out zone。為了進(jìn)一步驗(yàn)證此方法的可行性，接下

109、來試著嘗試兩層芯片的模擬結(jié)果。圖3.31是拿來對(duì)照用沒有支撐的雙層芯片，可看出上下兩層除了下層的底部被固定住以外，上層上表面、上層下表面、下層上表面三個(gè)可供元件擺放的平面其KOZ分布模式都如同之前模擬單個(gè)硅穿孔通道未受外加應(yīng)力時(shí)相同，都是靠近表面的地方KOZ最大。圖3.32~圖3.34分別為只支撐上層、只支撐下層、上下兩層都支撐的模擬結(jié)果。圖中畫剖面線的部分即為限制銅柱收縮的陶瓷材料。從結(jié)果可以觀察到被陶瓷材料限制住的表面其KOZ都會(huì)往