dcm_adv

1、本文翻譯自UsingDigitalClockManagers(DCMs)inSpartan3FPGAsDCM主要功能主要功能1.分頻倍頻：DCM可以將輸入時(shí)鐘進(jìn)行multiply或者divide，從而得到新的輸出時(shí)鐘。2.去skew：DCM還可以消除clock的skew，所謂skew就是由于傳輸引起的同一時(shí)鐘到達(dá)不同地點(diǎn)的延遲差。3.相移：DCM還可以實(shí)現(xiàn)對(duì)輸入時(shí)鐘的相移輸出，這個(gè)相移一般是時(shí)鐘周期的一個(gè)分?jǐn)?shù)。4.全局時(shí)鐘：DCM和FP

2、GA內(nèi)部的全局時(shí)鐘分配網(wǎng)絡(luò)緊密結(jié)合，因此性能優(yōu)異。5.電平轉(zhuǎn)換：通過(guò)DCM，可以輸出不同電平標(biāo)準(zhǔn)的時(shí)鐘。DCM的特點(diǎn)與能力（的特點(diǎn)與能力（Spartan3系列為例）系列為例）?數(shù)量：4DCMFPGA（也有例外）應(yīng)該夠用了?數(shù)字頻率綜合器輸入（CLKIN）：1280MHz?延遲鎖相環(huán)輸入（CLKIN）：18280MHz?時(shí)鐘輸入源（CLKIN）：GlobalbufferinputpadGlobalbufferoutputGeneralpu

3、rposeIO(nodeskew)?時(shí)鐘輸出：9個(gè)到全局時(shí)鐘網(wǎng)的時(shí)鐘輸出：最多9個(gè)中的4個(gè)到Generalpurpose互聯(lián)：最多9個(gè)到輸出腳：最多9個(gè)可見(jiàn)9個(gè)時(shí)鐘輸出可以隨意鏈接內(nèi)部信號(hào)或者外部輸出，但是進(jìn)入全局時(shí)鐘網(wǎng)的路徑最多只有4個(gè)。DCM的位置在哪？的位置在哪？我們以Spartan3系列為例。FPGA看上去就是一個(gè)四方形。最邊緣是IOpad了。除去IOpad，內(nèi)部還是一個(gè)四方形。四個(gè)角上各趴著一個(gè)DCM。上邊緣和下邊緣中間則各趴