FPGA中DCM的設(shè)計(jì)研究.pdf

1、隨著可編程邏輯器件的發(fā)展，對(duì)片上時(shí)鐘信號(hào)、系統(tǒng)時(shí)鐘頻率需求等指標(biāo)在可編程邏輯器件領(lǐng)域表現(xiàn)出了越來越高的要求，可編程邏輯器件中的時(shí)鐘管理模塊的研究也變得越來越重要。國(guó)外可編程邏輯器件發(fā)展迅速，其中的時(shí)鐘管理模塊功能齊全，以 Xilinx公司為例，其公司的可編程邏輯器件中從無到有設(shè)計(jì)了時(shí)鐘管理模塊，從DLL模塊、DCM模塊，發(fā)展到CMT模塊，到目前為止，該公司的可編程邏輯器件已發(fā)展到Virtex7系列，基本固化了時(shí)鐘管理模塊，極大地方便了系

2、統(tǒng)板級(jí)使用。國(guó)內(nèi)的可編程邏輯器件發(fā)展道路任重而道遠(yuǎn)，其中的時(shí)鐘管理模塊做為硬IP，該模塊的性能好壞直接影響到可編程邏輯器件的性能。
　　本論文研究?jī)?nèi)容依托高密度大規(guī)?？删幊唐骷云渲械臅r(shí)鐘管理模塊DCM為主要研究對(duì)象，深入分析時(shí)鐘管理模塊理論，對(duì)其中的主要功能時(shí)鐘去歪斜、頻率合成、數(shù)字相移、數(shù)字?jǐn)U頻進(jìn)行了詳盡的討論和研究，并對(duì)DCM在FPGA中的應(yīng)用進(jìn)行了詳述。主要內(nèi)容為：
　　1．本項(xiàng)目做為超大規(guī)模集成電路，采用了華微公

3、司專用的設(shè)計(jì)流程。該設(shè)計(jì)流程首先提出可編程邏輯器件的架構(gòu)；接著保證組成全電路的各功能模塊的功能的正確性；通過選擇合適的工藝線確保滿足各功能模塊的性能指標(biāo)；按照事先設(shè)計(jì)好的頂層架構(gòu)搭建頂層電路和繪制頂層版圖；最后做全電路功能、性能指標(biāo)驗(yàn)證及版圖頂層驗(yàn)證，以確保電路和版圖的一致性。
　　2．時(shí)鐘去歪斜功能模塊研究，對(duì)實(shí)現(xiàn)該功能的主要功能模塊 DLL進(jìn)行了研究，最簡(jiǎn)單的DLL由可變延遲鏈結(jié)構(gòu)及控制邏輯電路組成。輸入端口的時(shí)鐘信號(hào)驅(qū)動(dòng)延遲

4、線，每個(gè)延遲單元代表不同的延時(shí)。控制邏輯電路包含一個(gè)相位檢測(cè)電路和一個(gè)延遲鏈選擇電路。通過比較輸入時(shí)鐘邊沿與反饋時(shí)鐘的邊緣，達(dá)到檢測(cè)DCM鎖定狀態(tài)。通過仿真分析值，表明研制內(nèi)容符合數(shù)據(jù)手冊(cè)要求。
　　3．頻率合成功能模塊研究，對(duì)FPGA不同的工作頻率范圍和不同的交流特性進(jìn)行了闡述。模塊提供倍頻信號(hào)輸出CLK2X及倍頻信號(hào)的取反信號(hào)CLK2X180。
　　4．?dāng)?shù)字相移功能研究，提出粗調(diào)整和精調(diào)整時(shí)鐘相移。在高頻、低頻情況下分別