fpga面試題

1、[轉(zhuǎn)帖轉(zhuǎn)帖]FPGA面試題目面試題目1什么是Setup和Holdup時間？2什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？3用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？.......4什么是“線與“邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？5什么是同步邏輯和異步邏輯？6請畫出微機接口電路中，典型的輸入設(shè)備與微機接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器緩沖器）。7你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？8可編程邏輯器件在現(xiàn)代電子

2、設(shè)計中越來越重要，請問：你所知道的可編程邏輯器件有哪些？9試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。10設(shè)想你將設(shè)計完成一個電子電路方案。請簡述用EDA軟件（如PROTEL）進行設(shè)計（包括原理圖和PCB圖）到調(diào)試出樣機的整個過程。在各環(huán)節(jié)應(yīng)注意哪些問題？11用邏輯門和cmos電路實現(xiàn)abcd12用一個二選一mux和一個inv實現(xiàn)異或13給了reg的setuphold時間，求中間組合邏輯的delay范圍。14如何解決亞穩(wěn)

3、態(tài)15用verilogvhdl寫一個fifo控制器16用verilogvddl檢測stream中的特定字符串17用mos管搭出一個二輸入與非門。18集成電路前段設(shè)計流程，寫出相關(guān)的工具。19名詞IRQBIOSUSBVHDLSDR20unix命令cprrmuname21用波形表示D觸發(fā)器的功能圖形描述：4什么是“線與“邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用oc門來實現(xiàn)，由于不

4、用oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應(yīng)加一個上拉電阻。5什么是同步邏輯和異步邏輯？同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。6請畫出微機接口電路中，典型的輸入設(shè)備與微機接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器緩沖器）。7你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？12，5，3.3TTL和CMOS不可以直接互連，由于TTL是在0.33.6V之間，而CMOS則是有在12V

5、的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。8可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問：你所知道的可編程邏輯器件有哪些？PAL，PLD，CPLD，F(xiàn)PGA。9試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。moduledff8(clkresetdq)inputclkinputresetinput[7:0]doutput[7:0]qreg[7:0]q

6、always@(posedgeclkposedgereset)if(reset)q=0elseq=dendmodule10設(shè)想你將設(shè)計完成一個電子電路方案。請簡述用EDA軟件（如PROTEL）進行設(shè)計（包括原理圖和PCB圖）到調(diào)試出樣機的整個過程。在各環(huán)節(jié)應(yīng)注意哪些問題？電源的穩(wěn)定上，電容的選取上，以及布局的大小。11用邏輯門和cmos電路實現(xiàn)abcd12用一個二選一mux和一個inv實現(xiàn)異或13給了reg的setuphold時間，求中