數(shù)字集成電路復(fù)習(xí)筆記

1、數(shù)集復(fù)習(xí)筆記By瀟然2018.6.29名詞解釋專項(xiàng)摩爾定律摩爾定律：一個芯片上的晶體管數(shù)目大約每十八個月增長一倍。傳播延時傳播延時：一個門的傳播延時tp定義了它對輸入端信號變化的響應(yīng)有多快。它表示一個信號通過一個門時所經(jīng)歷的延時，定義為輸入和輸出波形的50%翻轉(zhuǎn)點(diǎn)之間的時間。由于一個門對上升和下降輸入波形的響應(yīng)時間不同，所以需定義兩個傳播延時。tpLH定義為這個門的輸出由低至高翻轉(zhuǎn)的響應(yīng)時間，而tpHL則為輸出由高至低翻轉(zhuǎn)的響應(yīng)時間。傳

2、播延時tp定義為這兩個時間的平均值：tp=(tpLHtpHL)2。設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則：設(shè)計(jì)規(guī)則是指導(dǎo)版圖掩膜設(shè)計(jì)的對幾何尺寸的一組規(guī)定。它們包括圖形允許的最小寬度以及在同一層和不同層上圖形之間最小間距的限制與要求。定義設(shè)計(jì)規(guī)則的目的是為了能夠很容易地把一個電路概念轉(zhuǎn)換成硅上的幾何圖形。設(shè)計(jì)規(guī)則的作用就是電路設(shè)計(jì)者和工藝工程師之間的接口，或者說是他們之間的協(xié)議。速度飽和效應(yīng)速度飽和效應(yīng)：對于長溝MOS管，載流子滿足公式：υ=μξ(x)。公式

3、表明載流子的速度正比于電場，且這一關(guān)系與電場強(qiáng)度值的大小無關(guān)。換言之，載流子的遷移率是一個常數(shù)。然而在（水平方向）電場強(qiáng)度很高的情況下，載流子不再符合這一線性模型。當(dāng)沿溝道的電場達(dá)到某一臨界值ξc時，載流子的速度將由于散射效應(yīng)（即載流子間的碰撞）而趨于飽和。時鐘抖動：在芯片的某一個給定點(diǎn)上時鐘周期發(fā)生暫時的變化，即時鐘周期在每個不同的周期上可以縮短或加長。邏輯綜合邏輯綜合：邏輯綜合的任務(wù)是產(chǎn)生一個邏輯級模型的結(jié)構(gòu)描述。這一模型可以用許多

4、不同的方式來說明，如狀態(tài)轉(zhuǎn)移圖、狀態(tài)圖、電路圖、布爾表達(dá)式、真值表或HDL描述。噪聲容限噪聲容限：為了使一個門的穩(wěn)定性較好并且對噪聲干擾不敏感，應(yīng)當(dāng)使“0”和“1”的區(qū)間越大越好。一個門對噪聲的靈敏度是由低電平噪聲容限NML和高電平噪聲容限NMH來度量的，它們分別量化了合法的“0”和“1”的范圍，并確定了噪聲為亞閾值。閂鎖效應(yīng)：在MOS工藝內(nèi)，同時存在的阱和襯底會形成寄生的npnp結(jié)構(gòu)，這些類似閘流管的器件一旦激發(fā)即會導(dǎo)致VDD和VSS

5、線短路，這通常會破壞芯片。組合邏輯電路：在任何時刻電路輸出與其當(dāng)前輸入信號間的關(guān)系服從某個布爾表達(dá)式，而不存在任何從輸出返回到輸入的連接。時序邏輯電路時序邏輯電路：電路的輸出不僅與當(dāng)前的輸入數(shù)據(jù)有關(guān)，而且也與輸入信號以前的值有關(guān)。電氣努力電氣努力：一個門的外部負(fù)載與輸入電容之間的比。邏輯努力邏輯努力：對于給定的負(fù)載，一個門的輸入電容和與它具有相同輸出電流的反相器的輸入電容的比值建立時間建立時間：在時鐘翻轉(zhuǎn)之前數(shù)據(jù)輸入必須有效的時間。保持