數字集成電路低功耗分析方法的研究.pdf

1、近幾十年來，半導體工業(yè)的飛速發(fā)展帶動了數字集成電路的發(fā)展，如今已經進入了數字時代。隨著集成電路的集成度和復雜度的不斷增加，對設計者提出了更大的挑戰(zhàn)。過去設計者關心的主要是面積和速度，而現在由于對消費類電子產品需求的迅速增長，尤其是各種便攜式設備的涌現對集成電路的低功耗、高性能、小面積提出了更高的要求。功耗問題也已經成為集成電路設計者所關心的主要問題。功耗分析和功耗優(yōu)化是低功耗設計的兩個主要方面，本文主要針對這兩方面進行探討和分析，主要工

2、作如下： 本文首先介紹了CMOS電路功耗的組成和相應的功耗模型，分析了用于功耗估計的靜態(tài)分析方法和動態(tài)分析方法。其次通過對其相應的功耗模型進行分析，并結合實際工程應用，研究得出了實用的低功耗設計方法和功耗優(yōu)化方法。然后詳細介紹了一種實用的EDA功耗估計工具PowerTheater的工作原理以及該工具在RTL級和門級的工作流程。運用低功耗設計方法，實現了一款雙DSP核組成的語音處理芯片，并對該款芯片進行了全面的驗證和功耗估計。