基于FPGA的車路協(xié)同智能路側(cè)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著我國經(jīng)濟(jì)的迅速發(fā)展，人民生活水平不斷提升，車輛的保有量迅速增加，交通問題也愈發(fā)嚴(yán)重，給交通監(jiān)管部門帶來了很多困擾。智能交通系統(tǒng)（Intelligent Transport System,簡稱ITS）作為以后交通系統(tǒng)的發(fā)展方向，可以有效地利用現(xiàn)在的交通設(shè)施、減少了交通負(fù)荷和環(huán)境污染、保證了交通安全、提高了交通運(yùn)輸?shù)男剩蚨?，越來越受到人們的重視。而車路協(xié)同作為智能交通系統(tǒng)的最新發(fā)展方向，有著極為廣闊的發(fā)展前景。
　　本文針對(duì)車

2、路協(xié)同的重要組成部分智能路側(cè)系統(tǒng)進(jìn)行分析，總結(jié)現(xiàn)有成果的基礎(chǔ)上，設(shè)計(jì)了一種相對(duì)完善的路側(cè)系統(tǒng)，安裝在道路或者路口，旨在監(jiān)控道路狀況、交通堵塞、交通事故等信息，并引導(dǎo)車輛行駛，尤其著力于事故最為集中的道路交叉點(diǎn)，大大緩解了交通壓力。
　　由于目前單片機(jī)功能相對(duì)簡單、通信速率不高，已經(jīng)無法擔(dān)負(fù)起大規(guī)模智能路側(cè)系統(tǒng)設(shè)計(jì)的重任，而FPGA以其內(nèi)部集成鎖相環(huán)運(yùn)行速度快，豐富的I/O資源，高效率的并行執(zhí)行機(jī)制，開發(fā)周期短，還可以構(gòu)建軟核進(jìn)行二

3、次開發(fā)等優(yōu)勢，逐漸成為嵌入式開發(fā)的主流平臺(tái)和技術(shù)手段。所以，本文以FPGA為開發(fā)平臺(tái)，使用Verilog HDL硬件編程語言編寫攝像頭采集顯示模塊和交通信號(hào)燈配時(shí)模塊，同時(shí)采用SOPC技術(shù)構(gòu)建一個(gè)Nios軟核處理器，基于TCP/IP傳輸協(xié)議完成與控制中心和車載終端的通信，同時(shí)完成路側(cè)引導(dǎo) LCD屏的顯示工作。車載終端并非智能路側(cè)系統(tǒng)的重點(diǎn)，所以采用了安卓手持設(shè)備模擬，利用設(shè)備自帶wifi無線通信模塊，將車輛信息發(fā)送給智能路側(cè)系統(tǒng)；控制中