基于fpga的浮點運算器設(shè)計_第1頁
已閱讀1頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、 基于 FPGA 的浮點運算器設(shè)計摘要 5-6Abstract 6-7第 1 章 緒論 10-131.1 課題背景及意義 10-111.2 浮點運算的研究意義 111.3 本文主要工作 11-13第 2 章 浮點運算和 FPGA 基本理論 13-222.1 IEEE-754 與其浮點格式 13-152.1.1 二進制浮點數(shù)存儲格式 13-142.1.2 單精度格式 142.1.3 雙精度格式 14-152.2 浮點數(shù)的分類 15-162

2、.3 浮點數(shù)的規(guī)格化 16-172.4 FPGA 技術(shù)及設(shè)計流程 17-202.4.1 FPGA 技術(shù)器件的主要特點 17-182.4.2 FPGA 的設(shè)計流程 18-202.5 FPGA 開發(fā)環(huán)境 20-222.5.1 硬件描述語言—VHDL 202.5.2 系統(tǒng)開發(fā)平臺—ISE 20-22第 3 章 系統(tǒng)整體設(shè)計框架及硬件介紹 22-353.1 系統(tǒng)整體設(shè)計流程 223.2 系統(tǒng)硬件組成 22-353.2.1 觸摸屏 24-263.

3、2.2 ADS7846 26-303.2.3 Virtex-Ⅱ系列 FPGA 芯片 30-35第 4 章 系統(tǒng)的詳細設(shè)計 35-494.1 信號采集系統(tǒng)設(shè)計 35-384.1.1 A/D 轉(zhuǎn)換控制 36-374.1.2 坐標(biāo)讀取控制 37-384.2 數(shù)據(jù)處理系統(tǒng)設(shè)計 38-474.2.1 數(shù)據(jù)處理模塊 39-404.2.2 運算模塊 40-474.3 顯示模塊 47-49第 5 章 系統(tǒng)實現(xiàn)及仿真 49-535.1 加法實現(xiàn)及仿真 4

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論