基于FPGA的單雙精度浮點運算器研究與實現(xiàn).pdf

1、計算機可以處理數(shù)值、文字、圖片及各種模擬信息，這些信息都是以數(shù)據(jù)形式表示的。數(shù)據(jù)有兩種表示格式：定點數(shù)和浮點數(shù)，定點數(shù)只能表示整數(shù)和純小數(shù)，在機器數(shù)定長的情況下其表示范圍小，精度也不高；而同等情況下浮點數(shù)可以表示更大的數(shù)據(jù)，并且有更高的精度。隨著計算機應(yīng)用的日益寬廣，浮點數(shù)據(jù)的運算也變得復(fù)雜,浮點運算單元在設(shè)計中是一個獨立的模塊，而且是處理器設(shè)計中重要的環(huán)節(jié),為了使浮點運算器處理數(shù)據(jù)變得靈活，以及減少硬件資源的消耗，本文在研究了各種浮點

2、運算器的基礎(chǔ)上設(shè)計了一款單雙精度共享一套硬件資源的浮點運算器。
　　首先本文介紹了IEEE-754標準，分析了單精度與雙精度浮點數(shù)儲存格式，查閱了有關(guān)浮點運算器的文獻與資料，闡述了浮點數(shù)加、減、乘和除的基本運算規(guī)則和算法，還分析與研究了浮點數(shù)的加法器、減法器、乘法器與除法器結(jié)構(gòu)設(shè)計。然后使用硬件描述語言Verilog HDL在Quartus II軟件上完成了浮點運算器代碼的編寫和綜合仿真，并將所設(shè)計的浮點運算器下載到DE2-70開