可配置的二維浮點FFT8192ASIC設計.pdf

1、快速傅里葉變換FFT在數字信號處理領域應用非常廣泛，其中二維FFT變換在合成孔徑雷達、醫(yī)學成像系統等各類系統上的應用比較普遍。目前FFT變換需要處理的數據量不斷加大，數據處理的精度要求不斷提高。隨著適合這種大規(guī)模設計的集成電路水平的不斷提高，開發(fā)一種可配置的大點數高精度的一維/二維FFT處理器是必要的。
　　本設計采用VLSI技術設計實現了一款功能強大的FFT ASIC芯片，命名為FFT8192 ASIC。FFT8192處理器具有

2、可配置性，可以連續(xù)執(zhí)行不大于8192點的任意點數一維FFT/IFFT變換，也可以連續(xù)執(zhí)行行列數分別不大于8192的任意大小圖像的二維FFT/IFFT變換。具體設計工作包括：在Modelsim上完成芯片前端邏輯設計驗證后，通過軟件與硬件仿真進行計算精度的對比和處理速度的測試，基于SMIC0.18μm工藝和100Mhz時鐘頻率完成了邏輯綜合、可測試性設計、綜合后仿真、布局布線、時鐘樹綜合、DRC、LVS、ERC、靜態(tài)時序分析、后仿真等，證明

3、功能正確，時序滿足要求后，生成最終版圖并提交流片及封裝測試。
　　本文設計的FFT8192 ASIC中二維FFT變換采用行列分解算法，硬件架構采用了耗費資源更少的一維FFT內核的迭代使用，在實現行轉置時提出了一種高效的行轉置的操作方式，克服了讀寫效率受外接SDRAM行激活、預充電操作的影響。采用同步串口或I2C總線接口傳輸命令參數減少了芯片端口的數量，方便其它主設備對芯片進行配置。內部嵌入了自行研制的數字鎖相環(huán)PLL，可實現時鐘的

4、倍頻，內部產生的時鐘低抖動、相位差小。鎖相環(huán)控制模塊采用占用端口少的UART接收PLL的配置參數，采用連續(xù)啟動方式自動啟動PLL；當外部輸入的參數發(fā)生變化時，PLL可立即被重新啟動或者改變工作模式。
　　FFT8192 ASIC裸片面積9528um x9528um，采用15.0mmX15.0mm的TFBGA324P型號封裝。本設計在北大的ATE設備上測試得到PAD的功耗是90.255mW,芯片內核功耗是889.452mW,模擬功耗