FFT ASIC的物理設計與物理驗證.pdf

1、物理設計是集成電路設計流程中的重要環(huán)節(jié)，是將前端提供的停留在邏輯層面的RTL代碼轉化成可以流片的物理版圖的過程，它包括綜合、布局布線、時鐘樹綜合、物理驗證等設計環(huán)節(jié)。一個優(yōu)秀的物理設計不僅關系到生產出來的芯片的功能是否正確，還將嚴重影響芯片的各項性能參數(shù)以及生產成本的高低。隨著集成電路技術的飛速發(fā)展，系統(tǒng)的復雜程度也越來越高，芯片的規(guī)模也越來越大，導致后端設計者將面臨更大的挑戰(zhàn)。
　　本文針對FFT芯片面積非常大的特點，在討論研究

2、傳統(tǒng)物理設計方法的基礎上，總結出了一套針對大面積ASIC的，時序收斂、功耗低、可制造性高的設計流程。首先，進行綜合前的數(shù)據(jù)準備，主要是使用Memory Compile生成存儲器的各種文件，這個過程需要與后面的設計流程配合，不斷迭代，調整存儲器的寬高比、電源線寬度等，最終確定一套比較合理的參數(shù)設置；其次，使用Design Compile進行物理綜合，為了給后續(xù)的時序收斂降低難度，此處通過適當?shù)氖站o約束來增加時序余量，最終通過合理的約束得到

3、一個結構合理、余量充足的門級網(wǎng)標；然后，使用IC Compile進行布圖規(guī)劃、布局、時鐘樹綜合、布線等設計，從各個影響性能參數(shù)的方面進行分析優(yōu)化：包括調整IO和宏單元的位置、電源網(wǎng)絡規(guī)劃、時鐘樹綜合和布線時進行串擾分析并調整插入的緩沖器的大小、布線采用Zroute引擎等；最后，進行可制造性設計的分析：主要是通過“向上跳線法”進行天線效應的修正；標準單元filler的插入；金屬密度的填充，并對版圖做DRC、LVS、天線效應等物理驗證，最終