高性能可配置浮點運算執(zhí)行單元設計與測試.pdf

1、本文所作的工作主要分為提高浮點運算性能與可配置性兩方面：1． 增強性能方面：針對浮點操作中頻率最高的浮點加減法，詳細分析了當前流行的硬件電路實現算法（2-path算法與單通道算法），提出了可以提高系統(tǒng)并行度的幾個方面，并在此基礎上對算法與電路做了改進設計，電路綜合結果表明達到了降低系統(tǒng)延遲（latency)的目的。針對2－path算法的改進包括：可以進一步使目標操作簡化與專一的雙通道新劃分方案，簡化舍入操作的尾數計算結果值域統(tǒng)一方法

2、，能快速求出“符號 絕對值”的二進制求差方案，能快速求出前導0個數的PN編碼技術以及指數部分的簡化實現方式。2． 提高可配置性方面：針對不同應用環(huán)境對系統(tǒng)規(guī)模、時延等要求不同的特點，本文提出了浮點加法單元的參數化設計理念，主要思路是使各內部電路結構參數化，最終實現完全由用戶進行配置實現。這里的參數化包括算法（實現了標準、單通道、2-path、3-path四種算法）、操作數位寬（指數、尾數位寬可變）、預處理實現（傳統(tǒng)方法與改進方案）、