版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、靈敏放大器對SRAM(Static Random Access Memory)電路的性能提升起到無可替代的作用。它可以檢測位線上的小擺幅信號并快速有效地進(jìn)行放大,從而極大地提高SRAM的整體速度。因此,靈敏放大器廣泛地被各類不同的SRAM電路使用。
一般來說,靈敏放大器的結(jié)構(gòu)可分為兩大類:電壓型和電流型靈敏放大器。電壓犁靈敏放大器依靠檢測位線上的電壓差值來進(jìn)行放大輸出,它結(jié)構(gòu)簡單,穩(wěn)定性好,但受到位線負(fù)載電容的限制速度較慢;電
2、流型靈敏放大器檢測電流差值而進(jìn)行放大,一般速度較快,但功耗高,穩(wěn)定性差。靈敏放大器設(shè)計(jì)中需考慮多種指標(biāo),如速度,功耗,面積以及良率等,且?guī)追N因素彼此影響。在當(dāng)今環(huán)境工藝不斷進(jìn)步、電源電壓不斷降低的情形下,速度和功耗會逐漸成為較為重要的兩點(diǎn)因素。
本文從上述兩點(diǎn)要求出發(fā),首先分析了靈敏放大器設(shè)計(jì)中的重點(diǎn)以及難點(diǎn),提出研究的背景和意義。然后介紹了常用的幾種靈敏放大器的結(jié)構(gòu)和優(yōu)缺點(diǎn),最后通過對它們的總結(jié)和分析設(shè)計(jì)了一種低功耗電流型靈
3、敏放大器。該放大器通過移除電路在非放電時間存在的的直流通路來較大幅度地降低功耗。電路的仿真在cadence中使用spectre仿真器進(jìn)行,工藝設(shè)定為65nm,并使用多種工藝角分別仿真。仿真結(jié)果表明,在TT、SS、FF三種工藝角下,同傳統(tǒng)的WTA型靈敏放大器相比,低功耗電流型靈敏放大器所費(fèi)的功耗分別減小了64%、88%和68%;同時,放大器的放大速度相比于WTA型靈敏放大器也有一定的提升,通過對瞬態(tài)輸出的分析得到,其放大速度在三種工藝角下
4、分別增快了40%、38%和31%。
另外,本文針對提出的靈敏放大器還給出了兩種可用的改進(jìn)方案電路:輸入端補(bǔ)償電路和抗閾值電壓波動電路。主要設(shè)計(jì)于針對當(dāng)前工藝條件下容易發(fā)生的不穩(wěn)定因素及它們對電路可能造成的不良影響。其中,輸入端補(bǔ)償電路在原有的電路基礎(chǔ)上增加了兩個反相器和兩個控制管,而抗閾值波動電路沒有更多的器件添加。兩種方案互有利弊,使用這兩種方案可以有效的防止功能性失效的出現(xiàn),提高放大器的準(zhǔn)確度,但同時也增加了整體的功耗和面
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于65nm SRAM的低失調(diào)靈敏放大器的分析與設(shè)計(jì).pdf
- 基于65nm技術(shù)平臺的低功耗嵌入式SRAM設(shè)計(jì).pdf
- 低壓低功耗電流反饋運(yùn)算放大器的研究與設(shè)計(jì).pdf
- 65nm工藝高性能低功耗SRAM研究與實(shí)現(xiàn).pdf
- 基于65納米SRAM的高速靈敏放大器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于65nm的低功耗設(shè)計(jì)與等價性驗(yàn)證.pdf
- 65nm SRAM的設(shè)計(jì).pdf
- 基于自寫回機(jī)制的SRAM靈敏放大器設(shè)計(jì).pdf
- 65nm SoC芯片低功耗設(shè)計(jì)的物理實(shí)現(xiàn).pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計(jì).pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計(jì).pdf
- 寬電壓SRAM靈敏放大器的研究與實(shí)現(xiàn).pdf
- 65納米CMOS工藝SRAM靈敏放大器時序波動特性研究.pdf
- SRAM靈敏放大器模塊的HSPICE仿真與設(shè)計(jì)改進(jìn).pdf
- 基于65nm CMOS工藝高速低功耗SAR ADC的研究與設(shè)計(jì).pdf
- 基于65nm CMOS工藝的低功耗模擬基帶電路研究與設(shè)計(jì).pdf
- 低壓低功耗運(yùn)算放大器分析與設(shè)計(jì).pdf
- 基于65nm工藝新型SRAM存儲單元設(shè)計(jì).pdf
- 基于65nm CMOS的10位低功耗逐次逼近ADC.pdf
- 低壓低功耗CMOS電流反饋運(yùn)算放大器設(shè)計(jì)與研究.pdf
評論
0/150
提交評論