基于改進(jìn)量子進(jìn)化算法的3D NoC測(cè)試規(guī)劃研究.pdf

1、隨著集成技術(shù)的不斷進(jìn)步，集成電路的規(guī)模越來越大，片上網(wǎng)絡(luò)(Network-on-Chip, NoC)逐漸向三維架構(gòu)發(fā)展。3D NoC采用硅通孔(Through-Silicon-Via, TSV)技術(shù)實(shí)現(xiàn)層與層之間的垂直互聯(lián)，以減短互連線的長(zhǎng)度，降低延時(shí)和功耗，同時(shí)，3D NoC具有系統(tǒng)集成度高，封裝密度大等優(yōu)點(diǎn)。測(cè)試是3D NoC技術(shù)的重要環(huán)節(jié)，而3D NoC多樣的體系結(jié)構(gòu)和復(fù)雜的互連邏輯使測(cè)試方案的設(shè)計(jì)和實(shí)施變得愈加困難，時(shí)間成本愈來

2、愈高。同時(shí)，由于TSV制作工藝復(fù)雜、成本較高、散熱困難，在3D NoC中應(yīng)盡可能地減少TSV的占用數(shù)量，3D NoC測(cè)試時(shí)同樣有必要盡可能降低TSV的使用數(shù)量。因此，提出一種高效的測(cè)試規(guī)劃方法以縮短測(cè)試時(shí)間，提高 TSV利用率，降低測(cè)試成本具有重要的研究?jī)r(jià)值。
　　本研究首先分析了3DNoC的基本架構(gòu)和IP核測(cè)試相關(guān)技術(shù)，其次在帶分復(fù)用的測(cè)試策略下，重用 NoC作為測(cè)試訪問機(jī)制，利用改進(jìn)的量子進(jìn)化算法（Improved Quant

3、um-Inspired Evolutionary Algorithm，IQEA）對(duì)3D NoC實(shí)施測(cè)試規(guī)劃研究，將I/O、TSV資源合理有效地分配給各個(gè)內(nèi)核，并研究各層的測(cè)試TSV配置方案，以縮短測(cè)試時(shí)間，提高 TSV的利用率。為了提高算法性能，本文引入旋轉(zhuǎn)角動(dòng)態(tài)調(diào)整策略與量子變異策略，在個(gè)體更新時(shí)，量子旋轉(zhuǎn)門旋轉(zhuǎn)角的大小隨著適應(yīng)度值動(dòng)態(tài)調(diào)整，以加快收斂，同時(shí)針對(duì)種群中適應(yīng)度較差的個(gè)體采用受控量子旋轉(zhuǎn)門實(shí)施變異操作，以增加種群多樣性，確