基于量子進(jìn)化算法的SOC測(cè)試結(jié)構(gòu)優(yōu)化研究.pdf

1、隨著現(xiàn)代半導(dǎo)體工藝的發(fā)展,系統(tǒng)芯片(SOC)設(shè)計(jì)已經(jīng)發(fā)展成為當(dāng)今的一種主流技術(shù)。同時(shí)IP核測(cè)試復(fù)用以及芯片級(jí)測(cè)試遇到了新的挑戰(zhàn),SOC測(cè)試結(jié)構(gòu)也成為業(yè)界研究的焦點(diǎn)。
　　測(cè)試訪問(wèn)機(jī)制和核測(cè)試包封是SOC測(cè)試結(jié)構(gòu)的基礎(chǔ)。本文對(duì)基于IEEE P1500環(huán)的測(cè)試包封和基于測(cè)試總線的測(cè)試訪問(wèn)機(jī)制做了研究,包括它們的結(jié)構(gòu)、功能和優(yōu)化,建立相應(yīng)的數(shù)學(xué)模型。
　　在對(duì)SOC測(cè)試結(jié)構(gòu)研究的基礎(chǔ)上,本文將量子進(jìn)化算法應(yīng)用到SOC測(cè)試結(jié)構(gòu)優(yōu)化中

2、,結(jié)合IP核測(cè)試調(diào)度特點(diǎn),建立了量子進(jìn)化算法的數(shù)學(xué)模型,并從理論上證明算法的收斂性。文章以國(guó)際標(biāo)準(zhǔn)片上系統(tǒng)芯片為實(shí)驗(yàn)對(duì)象,以減小 SOC測(cè)試時(shí)間為優(yōu)化目標(biāo),通過(guò)對(duì)量子進(jìn)化算法中群體尺寸、旋轉(zhuǎn)角度等參數(shù)進(jìn)行優(yōu)化,確定應(yīng)用于SOC測(cè)試結(jié)構(gòu)優(yōu)化中量子進(jìn)化算法參數(shù)的初始值。在對(duì)SOC測(cè)試結(jié)構(gòu)優(yōu)化過(guò)程中,通過(guò)對(duì)群體觀測(cè),決定IP核在測(cè)試訪問(wèn)機(jī)制上的分配以及當(dāng)前群體中的最佳個(gè)體。通過(guò)改變量子位觀測(cè)值對(duì)應(yīng)的概率角,使SOC測(cè)試結(jié)構(gòu)優(yōu)化的解逐步趨于最優(yōu)