用于超高速時(shí)間交織A-D轉(zhuǎn)換器的時(shí)鐘電路設(shè)計(jì).pdf

1、隨著信息技術(shù)的快速發(fā)展，大量軍民產(chǎn)品對(duì)模數(shù)轉(zhuǎn)換器的速度要求越來越高，對(duì)超高速模數(shù)轉(zhuǎn)換器的需求越來越迫切，實(shí)現(xiàn)超高速的通用方法是采用時(shí)間交織技術(shù)。模數(shù)轉(zhuǎn)換器包括采樣保持、量化、編碼、輸出等電路，這些電路模塊在時(shí)鐘信號(hào)的控制下有序的工作，從而完成信號(hào)的轉(zhuǎn)化，時(shí)鐘電路的性能直接影響模數(shù)轉(zhuǎn)換器的性能。因此，本文以超高速模數(shù)轉(zhuǎn)換器為背景，重點(diǎn)對(duì)應(yīng)用于超高速時(shí)間交織A/D轉(zhuǎn)換器的時(shí)鐘電路進(jìn)行研究和設(shè)計(jì)。
　　超高速模數(shù)轉(zhuǎn)換器中，輸入時(shí)鐘信號(hào)通

2、常為正弦信號(hào)。輸入時(shí)鐘信號(hào)需經(jīng)低噪放大器后轉(zhuǎn)換為方波信號(hào)，轉(zhuǎn)換輸出的時(shí)鐘信號(hào)占空比不能精確到50％，且存在大的時(shí)鐘抖動(dòng)，因此，本文設(shè)計(jì)一種基于全差分積分器的時(shí)鐘穩(wěn)定電路來調(diào)整時(shí)鐘占空比并抑制輸出時(shí)鐘抖動(dòng)。
　　時(shí)間交織A/D轉(zhuǎn)換器中，通道間采樣時(shí)刻的不匹配會(huì)引起雜散信號(hào)，從而降低時(shí)間交織A/D轉(zhuǎn)換器的整體性能。本文提出了兩種校準(zhǔn)采樣時(shí)刻誤差的方式：一是通過主采樣時(shí)鐘控制產(chǎn)生無相位偏差的采樣時(shí)鐘信號(hào)，為了校準(zhǔn)主采樣時(shí)鐘相位誤差同時(shí)降

3、低主采樣時(shí)鐘抖動(dòng)，設(shè)計(jì)了主采樣時(shí)鐘相位自校準(zhǔn)電路。另一種是通過SPI手動(dòng)校準(zhǔn)，電路設(shè)計(jì)中使用了4個(gè)完全相同的8位電流舵D/A轉(zhuǎn)換器，每個(gè)D/A轉(zhuǎn)換器獨(dú)立控制一路采樣時(shí)鐘信號(hào)的延遲，實(shí)現(xiàn)4路采樣時(shí)鐘信號(hào)相位的獨(dú)立調(diào)整。
　　采用0.18μm SiGe BiCMOS工藝對(duì)時(shí)鐘電路進(jìn)行了電路級(jí)和版圖級(jí)設(shè)計(jì)，提取寄生參數(shù)后對(duì)電路進(jìn)行了后仿真。仿真結(jié)果表明，時(shí)鐘穩(wěn)定電路可將輸入頻率為2GHz，占空比為20%~80%的輸入方波信號(hào)調(diào)整后輸出占