一種765并行度二相置信傳播QC-LDPC譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、LDPC(Low-Density Parity-Check)碼即低密度奇偶校驗(yàn)碼,是一種由校驗(yàn)矩陣定義的信道編碼,最早由RobertG. Gallager博士在1963年提出。LDPC碼具有十分突出的優(yōu)秀的性能,同時(shí)其譯碼復(fù)雜度較低。由于其優(yōu)良的性能, LDPC碼被廣泛的應(yīng)用于航天遙測(cè)、廣播電視通信等領(lǐng)域。LDPC碼的編碼方案很可能會(huì)被第四代移動(dòng)通信系統(tǒng)(4G)所采納,而基于 LDPC的遙測(cè)信道編碼技術(shù)被已被列為嫦娥二號(hào)任務(wù)的工程目標(biāo)和

2、創(chuàng)新技術(shù)內(nèi)容之一,并獲得試驗(yàn)成功, LDPC已被應(yīng)用于我國航天領(lǐng)域。隨著LDPC的研究進(jìn)展不斷取得,相信LDPC碼會(huì)被越來越多的研究者所認(rèn)可,其應(yīng)用也會(huì)越來越廣泛。
　　本文主要研究了QC-LDPC(Quasi-cyclic LDPC)碼的編譯碼算法基于FPGA的設(shè)計(jì)和實(shí)現(xiàn),主要內(nèi)容如下:
　　(1)論文簡(jiǎn)介了LDPC的背景知識(shí)和相關(guān)理論,并介紹了LDPC碼常見的編碼和譯碼算法。針對(duì)所選定的765并行度二相置信傳播,最大迭代

3、次數(shù)30次,偏移量最小和譯碼算法,基于Altera公司FPGA芯片Stratix IV EP4SGX530,設(shè)計(jì)出 QC-LDPC高速譯碼器整體結(jié)構(gòu)以及各個(gè)相關(guān)模塊的結(jié)構(gòu),并運(yùn)用VerilogHDL語言完成了該方案譯碼器的實(shí)現(xiàn),完成了仿真驗(yàn)證和綜合工作。
　　(2)同時(shí),針對(duì)該譯碼器,設(shè)計(jì)并實(shí)現(xiàn)了相應(yīng)的編碼器,以搭建編譯碼測(cè)試系統(tǒng),完成針對(duì)譯碼器的測(cè)試。
　　(3)基于所選用的FPGA芯片和二相置信傳播偏移量最小和算法,本論

4、文改進(jìn)了譯碼器設(shè)計(jì)中迭代算法實(shí)現(xiàn)的調(diào)度方案,引入了乒乓操作的思想,同時(shí)改進(jìn)了譯碼信息的存儲(chǔ)系統(tǒng)結(jié)構(gòu),提高了譯碼器的性能和效率。首先,通過乒乓操作的調(diào)度,實(shí)現(xiàn)了兩幀碼字交替進(jìn)行譯碼運(yùn)算,與常規(guī)方法相比,提高了譯碼硬件的利用率,以較小的硬件代價(jià),使得譯碼效率提高了將近一倍;其次,針對(duì)矩陣特點(diǎn),確定并行度為765,通過增加存儲(chǔ)部分字寬,采用多字寬存儲(chǔ),極大地提高了FPGA存儲(chǔ)資源的利用效率,每個(gè)子存儲(chǔ)器的地址空間中的信息對(duì)應(yīng)于譯碼矩陣中所對(duì)應(yīng)