LDPC碼譯碼器的研究與實(shí)現(xiàn).pdf

1、LDPC碼具有高效的譯碼算法和優(yōu)異的糾錯(cuò)能力，近十幾年來(lái)受到極大的關(guān)注，在很多實(shí)際應(yīng)用領(lǐng)域(如無(wú)線通信和磁存儲(chǔ))，LDPC碼都被視為極具潛力的下一代糾錯(cuò)碼。除了優(yōu)異的糾錯(cuò)性能外，LDPC碼受到極大關(guān)注的另一原因是用于譯碼的置信傳播算法能夠并行實(shí)現(xiàn)并且每個(gè)節(jié)點(diǎn)的計(jì)算非常簡(jiǎn)單。基于LDPC碼的優(yōu)異糾錯(cuò)性能和置信傳播算法的并行性，本文主要研究了LDPC碼的編、譯碼算法和譯碼器的硬件實(shí)現(xiàn)。
　　 首先，分析了LDPC 碼的三種譯碼算法：

2、Gallager硬判決譯碼算、Gallager軟判決算法和置信傳播算法。給出了Gallager軟判決和硬判決譯碼算法的詳細(xì)推導(dǎo)和證明，對(duì)置信傳播譯碼算法在不同碼長(zhǎng)和迭代次數(shù)下進(jìn)行了仿真和性能分析。研究了Efficient編碼算法，對(duì)其編碼復(fù)雜度進(jìn)行了分析。
　　 其次，對(duì)面向硬件實(shí)現(xiàn)的(3,k)正則LDPC碼構(gòu)造方法和與之相應(yīng)的譯碼器結(jié)構(gòu)進(jìn)行了研究。介紹了Zhang Tong博士提出的LDPC碼編、譯碼聯(lián)合設(shè)計(jì)方法。對(duì)該方法下L

3、DPC碼構(gòu)造過(guò)程，碼的挑選原則，編、譯碼方案和譯碼器結(jié)構(gòu)進(jìn)行了描述和討論。
　　 最后，對(duì)部分并行結(jié)構(gòu)LDPC碼譯碼器的FPGA實(shí)現(xiàn)進(jìn)行了研究，并在型號(hào)為StratixII EP1S25 FPGA上實(shí)現(xiàn)了碼長(zhǎng)為4608的部分并行(3,6)正則LDPC碼譯碼器。提出了譯碼器的數(shù)據(jù)輸入輸出改進(jìn)方案，使譯碼器占用存儲(chǔ)空間更小，并且輸入數(shù)據(jù)的速率在譯碼時(shí)鐘不變的情況下能在L個(gè)時(shí)鐘周期內(nèi)完成，大大提高了數(shù)據(jù)的輸入速度。實(shí)驗(yàn)結(jié)果表明，當(dāng)譯碼