超高速ADC時鐘穩(wěn)定與編碼電路設計.pdf

1、模數轉換器是模擬信號轉換成數字信號的主要單元，而數字信號處理系統(tǒng)的廣泛應用，使得模數轉換器越來越得到重視，對模數轉換器的要求也越來越高。而當模數轉換器的速度和精度提高時，受時鐘抖動影響的孔徑時間不確定性會越來越嚴重地引起采樣點偏移，導致采樣保持電路的信噪比降低，極大地限制了整個ADC的性能提高。
　　本文針對8Bit1.6GSPS時鐘交織折疊內插式超高速ADC對時鐘系統(tǒng)鎖相環(huán)、比較器和誤碼校正等單元的性能分配和指標要求，從基本原理

2、、電路設計以及版圖設計等方面對低抖動的單頻點鎖相環(huán)、超高速比較器和誤碼校正技術進行了深入分析和研究。
　　主要研究了壓控振蕩器的鎖定時間與鎖相環(huán)系統(tǒng)參數之間的關系，通過鎖相環(huán)的線性模型s域分析，推導得出其開閉環(huán)傳輸函數，進而確定鎖相環(huán)中各模塊的主要參數；基于0.35μm CMOS數?；旌瞎に?，設計了鑒頻鑒相器、電荷泵、壓控振蕩器、分頻器、比較器和誤碼校正電路等單元電路；提出了一種抑制電荷共享的電荷泵電路結構，使電荷泵的充放電電流失

3、配度明顯降低；結合電流模單元和雙轉單電路，有效抑制了壓控振蕩器中電源噪聲和襯底噪聲的影響：鑒頻鑒相器中采用動態(tài)D觸發(fā)器和異常邏輯判斷/控制回路，消除了傳統(tǒng)鑒頻鑒相器的“死區(qū)”現象。
　　對完整的時鐘穩(wěn)定電路仿真結果顯示：在3.3V電源電壓，25℃，TT工藝角條件下，鎖相環(huán)系統(tǒng)的鎖定時間約為2.2μs，相位鎖定時控制電壓的紋波很小，穩(wěn)定在1.895V，VCO輸出頻率范圍為35MHz~1.3GHz，輸出需求頻率為400MHz。電源電壓