SOI基鍺硅弛豫研究及絕緣體上應(yīng)變硅材料制備.pdf

1、應(yīng)變硅(StrainedSilicon)材料是一種新型的電子材料，主要是利用異質(zhì)外延技術(shù)，在弛豫的鍺硅(RelaxedSiGe)合金襯底上制備得到一層處于雙向壓應(yīng)力狀態(tài)下的硅層。由于應(yīng)變硅層中硅的能帶在應(yīng)力狀態(tài)下由六個(gè)能谷分裂為4個(gè)高能能谷和2個(gè)低能能谷，因而能夠同時(shí)提高空穴和電子的遷移率，用作器件的溝道材料能夠兼顧器件的高速度和低功耗的要求。并且應(yīng)變硅材料和現(xiàn)有的硅集成電路的工藝完全兼容，對(duì)超大規(guī)模集成電路的發(fā)展有著相當(dāng)重要的意義。

2、 通常制備應(yīng)變硅材料，需要高度弛豫、位錯(cuò)密度較低的SiGe合金作為襯底，而SiGe襯底帶來(lái)的合金散射將會(huì)降低載流子的傳輸效率，同時(shí)對(duì)于光刻工藝而言，幾微米厚的SiGe襯底也是難以處理的。為了消除SiGe層，人們將已經(jīng)成熟的絕緣體上硅(SOI)技術(shù)和應(yīng)變硅技術(shù)相結(jié)合，而形成新的絕緣體上的應(yīng)變硅(StrainedSilicononInsulator，SSOI)技術(shù)，不但可以降低SiGe襯底帶來(lái)的合金散射，還可以解決由于SiGe襯底厚度

3、所帶來(lái)的光刻方面的問(wèn)題，同時(shí)還充分兼?zhèn)淞薙OI技術(shù)的優(yōu)點(diǎn)，因而SSOI技術(shù)是目前國(guó)際半導(dǎo)體領(lǐng)域研究的熱點(diǎn)和重點(diǎn)之一。 現(xiàn)有報(bào)道的制備SSOI的方法是采用智能剝離(SmartCut)技術(shù)。將在弛豫的SiGe襯底上外延的應(yīng)變硅層，與表面氧化的硅片鍵合在一起，然后通過(guò)離子注入的方法將SiGe從應(yīng)變硅層剝離，從而制備得到SSOI結(jié)構(gòu)。這種方法目前還在實(shí)驗(yàn)室階段，無(wú)法進(jìn)行批量生產(chǎn)。 在研究應(yīng)變SiGe合金的弛豫現(xiàn)象時(shí)，人們發(fā)現(xiàn)，當(dāng)

4、SiGe外延在超薄的SOI襯底上時(shí)，不但SiGe合金的弛豫度得到提高，而且由于弛豫而帶來(lái)的位錯(cuò)密度也得到了大幅度的下降。進(jìn)一步的研究還發(fā)現(xiàn)SOI頂層硅層在SiGe合金弛豫以后，具有一定程度的應(yīng)變存在。在本文工作中，我們深入探討了外延在超薄的SOI襯底上的應(yīng)變SiGe合金的弛豫機(jī)理。結(jié)果表明在SiGe薄膜和SOI襯底之間存在著一個(gè)應(yīng)變傳遞和分配的過(guò)程。具體的應(yīng)變傳遞和分配的比例取決于SiGe薄膜和SOI襯底的相對(duì)厚度以及SiGe合金中Ge

5、的含量。SiGe薄膜中的應(yīng)變弛豫是通過(guò)應(yīng)變分配和傳遞實(shí)現(xiàn)的，而SOI層中的應(yīng)變弛豫主要通過(guò)兩個(gè)過(guò)程進(jìn)行：(1)通常的位錯(cuò)形核和擴(kuò)展來(lái)弛豫應(yīng)變；(2)在SiO2層上滑移來(lái)消除分配而來(lái)的應(yīng)變。但是由于SOI頂層硅和SiO2埋層之間界面結(jié)合的比較牢固，單純的退火并不能夠促使SOI頂層硅層在SiO2層上滑移以釋放傳遞到頂層硅層的應(yīng)變，而只能通過(guò)位錯(cuò)的產(chǎn)生和擴(kuò)展來(lái)弛豫SOI頂層硅層中的應(yīng)變。但如果通過(guò)有效的輔助手段，弱化SOI頂層硅和SiO2埋層

6、之間的界面作用，在從SiGe薄膜傳遞來(lái)的應(yīng)變的推動(dòng)下，頂層硅層就能夠在SiO2層上滑移來(lái)弛豫其中的應(yīng)變。同時(shí)，滑移過(guò)程又將在SOI層中產(chǎn)生新的應(yīng)變。當(dāng)去除SiGe薄膜以后，SOI頂層硅層中由于滑移而產(chǎn)生的應(yīng)變將會(huì)部分保留下來(lái)，形成新的應(yīng)變層，即形成了SSOI結(jié)構(gòu)。 在本論文工作中，我們先在超薄的(50nm)SOI襯底上外延一層應(yīng)變的SiGe薄膜，然后將N+離子注入到SOI中的Si/SiO2界面處，弱化Si/SiO2界面結(jié)合。在隨