版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、電子科技大學碩士學位論文基于時間交替采樣結(jié)構(gòu)的高速ADC系統(tǒng)姓名:黃爭申請學位級別:碩士專業(yè):信息與通信工程指導教師:管慶20070601AbstractAbstractWithrapiddevelopmentofdigitalcommunicationtechnologies,therequirementofanalogtodi舀talennverterrateissharplyincreasinginmanyapplications
2、AlthoughthespeedofsinglechipADChasaremarkablegrowththeseyearstheprecisionoftheseultrahighspeedADCsstillneedstoimproveTheonlywaycanbreakthroughthespeedbottleneckcausedbytoday’SADCtechnologiCS,istobuildaparallelADCsystemus
3、ingtimeinterleavingtechnologyTimeinterleavingtechnologyistheonlymethodtoobtainaultrahighspeedADCsystemwhososamplerateismultitimesofsingleADCchip’SsampleratewithoutlimitationofinputsignalHoweverbecauseofperfectcooperation
4、neededamongthesubchannels,theparallelADCsystembynaturehassampleorrorsTherearethreemainsampleerrol甚,oneiscausedbythemismatchofsubchannel’Sgainoneiscausedbythemismatchofsub—channel’Soffsetandtheotheriscausedbythemismatchof
5、subsystem’SsampleclockThesegfrorawillbringdistortiontothedi【gl礎(chǔ)zeddataAndthecostwillbetremendousifoneintendtocalibratethe∞mismatches011hardwaresideOneoftheresearchemphasesinthispaperistocalibratetheseeIT0rSinsoftwareAfou
6、rchannelultrahighspeedADCsystembasedontime—interleavingtechnologyisintroducedinthispaperThisADCsystemrealizedthetimeinterleavingtechnologyindigitalways,SOthesystemisflexibleThemaximalsamplerateofthissystemisupto1GSPS,and
7、theprecisionis8bitsTheauthorUSeSaPLLandclockdistributionchiptogeneratethesampleclockneededbytheADCchipsAnduseFPGADSPtoanalyzethedigitalizeddataanddothecalibratejobsARerthecalibration,thesystem’SENOBcanbeyond65bitsInthisp
8、rojecttheauthordesignedanddebuggedthehardwareplatformAnalyzedthedatadigltalizcddataonbothtimeandficquencydomain。StudiedthecalibrationalgodthraonMatlabandfinallyrealizeditontheDSEIntheendtheauthordids咖eevaluationonthissys
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速并行交替采樣ADC系統(tǒng)的研究與實現(xiàn).pdf
- 時間交替ADC系統(tǒng)實現(xiàn).pdf
- 基于高速采樣ADC的多通道數(shù)據(jù)采集系統(tǒng).pdf
- 基于多片并行ADC交替采樣的高速數(shù)字化儀硬件模塊設(shè)計.pdf
- 多通道時間交替ADC系統(tǒng)的研究與設(shè)計.pdf
- 高速折疊插值A(chǔ)DC采樣時間失配誤差校準電路設(shè)計.pdf
- 高速采樣ADC和時鐘信號的研究.pdf
- 基于時間交錯的超高速ADC研究.pdf
- 基于分時交替的高速高精度ADC設(shè)計與硬件實現(xiàn).pdf
- 時間交替采樣技術(shù)及應(yīng)用研究.pdf
- 時間交替采樣技術(shù)及應(yīng)用研究
- 基于FPGA高速時間交織ADC校準與研究.pdf
- 基于等效時間采樣的高速數(shù)據(jù)采集及無線發(fā)射系統(tǒng)的設(shè)計.pdf
- 時間交織ADC多路選擇采樣-保持電路設(shè)計.pdf
- 基于時間交替的高速采集技術(shù)研究與實現(xiàn).pdf
- 用于10位高速ADC的采樣-保持電路的仿真設(shè)計.pdf
- Pipelined ADC中高速采樣保持電路的研究與設(shè)計.pdf
- 基于過采樣技術(shù)的Σ-Δ音頻ADC設(shè)計.pdf
- 高速高性能時間交叉采樣模數(shù)轉(zhuǎn)換系統(tǒng).pdf
- 基于NIOS的高速ADC測試系統(tǒng)的設(shè)計.pdf
評論
0/150
提交評論