已閱讀1頁，還剩45頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設(shè)計(jì)能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當(dāng)今芯片設(shè)計(jì)所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對(duì)PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應(yīng)用越來越廣泛，MDIO接口模塊的應(yīng)用也越來越多，因此將MDIO接口模塊設(shè)計(jì)成可重用的IP核對(duì)于以各種太網(wǎng)接口集成芯片的設(shè)計(jì)具有很重要的作用。
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于PCI的DPRAM接口邏輯設(shè)計(jì)和驗(yàn)證.pdf
- 基于FPGA的PCI總線接口橋接邏輯設(shè)計(jì).pdf
- FPGA的時(shí)序邏輯設(shè)計(jì)及系統(tǒng)優(yōu)化.pdf
- FMC系列采集模塊及接口邏輯設(shè)計(jì).pdf
- 高速負(fù)載網(wǎng)絡(luò)均衡系統(tǒng)FPGA邏輯設(shè)計(jì).pdf
- USB主機(jī)控制芯片的邏輯設(shè)計(jì)與驗(yàn)證.pdf
- usb2.0phyip驗(yàn)證系統(tǒng)邏輯設(shè)計(jì)與實(shí)現(xiàn)
- 基于RapidIO系統(tǒng)互連協(xié)議的邏輯設(shè)計(jì)與驗(yàn)證.pdf
- 混合集成電路測試板FPGA邏輯設(shè)計(jì).pdf
- 邏輯設(shè)計(jì)基礎(chǔ)
- 面向嵌入式超聲檢測設(shè)備的接口邏輯設(shè)計(jì).pdf
- 寬帶中頻信號(hào)處理模塊控制與接口邏輯設(shè)計(jì).pdf
- usb2.0加密接口芯片的設(shè)計(jì)及其fpga驗(yàn)證
- 基于ActelFPGA的1394總線控制節(jié)點(diǎn)邏輯設(shè)計(jì)與驗(yàn)證.pdf
- 基于libero的數(shù)字邏輯設(shè)計(jì)仿真及驗(yàn)證實(shí)驗(yàn)
- FinFET混合邏輯設(shè)計(jì).pdf
- 基于FPGA的實(shí)時(shí)圖像融合處理系統(tǒng)的邏輯設(shè)計(jì).pdf
- 基于FPGA的Fibre-channel協(xié)議數(shù)字邏輯設(shè)計(jì)與實(shí)現(xiàn).pdf
- 虛擬FPGA邏輯測試驗(yàn)證平臺(tái)的設(shè)計(jì).pdf
- 基于fpga的rs-232串口通訊邏輯設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論