ABS-S信道解調(diào)芯片中LDPC譯碼器的研究與硬件實現(xiàn).pdf

1、低密度奇偶校驗碼(LowDensityParityCheckCodes,LDPCCodes)是一種具有稀疏校驗陣的線性分組碼，它主要應用于無線數(shù)據(jù)傳輸和數(shù)據(jù)存儲等領(lǐng)域。LDPC碼是目前性能最好的信道糾錯碼之一。先進廣播系統(tǒng)——衛(wèi)星(AdvancedBroadcastSystem-Satellite，ABS-S)是我國自主開發(fā)的和具有中國特色的直播衛(wèi)星傳輸技術(shù)，其采用了最新的前向糾錯編碼(即LDPC碼)和調(diào)制技術(shù)，提供了接近香農(nóng)限的信道容

2、量。
　　本文首先使用C語言設計了ABS-S信道解調(diào)芯片中LDPC碼的編譯碼行為級浮點仿真模型。模型中的編碼算法采用了世界上比較通用的近似下三角編碼算法，傳輸信道采用AWGN(AdditiveWhiteGaussianNoise，加性高斯白噪聲)信道模型，LDPC譯碼算法采用浮點的置信傳播算法。模型中將譯碼器的輸出與仿真模型中編碼器的結(jié)果進行對比，判斷譯碼結(jié)果是否正確，并做記錄。在利用該模型進行了大量(每一個碼率做10萬個碼字的譯

3、碼)的仿真工作之后，經(jīng)分析得出了ABS-S信道解調(diào)芯片中的LDPC碼糾錯性能的理論值。之后在浮點模型的基礎上設計了譯碼器的定點行為級仿真模型，模型中采用了最小和譯碼算法，利用該模型對譯碼器進行定點仿真，最終依照定點仿真的結(jié)果確定了硬件實現(xiàn)的位寬。
　　根據(jù)ABS-S信道解調(diào)芯片中LDPC碼校驗矩陣的結(jié)構(gòu)特點設計了十個碼率復用的譯碼器。依照定點仿真的結(jié)果確定硬件實現(xiàn)的位寬，使用Verilog硬件描述語言對ABS-S信道解調(diào)芯片中LD

4、PC碼的的譯碼器編寫了RTL級的代碼，譯碼算法采用在定點模型中使用的最小和算法。
　　利用Cadence公司的NC-Verilog仿真器對設計進行了仿真，同時將RTL仿真中的測試向量輸入到LDPC譯碼器定點行為級仿真模型中，將兩者的仿真結(jié)果進行對比，結(jié)論顯示本文設計的硬件電路正確地實現(xiàn)了ABS-S信道解調(diào)芯片中LDPC碼譯碼器的功能。
　　本文利用ISE9.1i集成開發(fā)環(huán)境對LDPC碼譯碼器進行了綜合和優(yōu)化，布局布線后提取出