

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、低密度奇偶校驗碼(Low-Density Parity-Check Codes, LDPC碼)是由 R. G. Gallager在1962年提出的一種信道糾錯碼,是迄今最接近于香農限的糾錯碼。由于譯碼復雜度低,易于并行實現,LDPC碼很可能成為第四代移動通信標準中的關鍵技術。
本文主要研究了 LDPC碼的 APP-Based譯碼算法研究與并行譯碼器硬件實現。主要研究內容如下:
在譯碼算法方面,本文首先分析了硬判決譯碼
2、算法,包括 BF(Bit Flipping)譯碼算法和 WFB(Weighted Bit Flipping)譯碼算法。隨后,重點分析了典型的軟判決譯碼算法,包括 BP(Belief Propagation)譯碼算法,LLR BP(Log Likelihood BP)譯碼算法,APP(a posteriori probability)算法,BP-Based和 APP-Based算法,以及 Normalized/Offset算法。
3、 針對 APP-Based算法,本文中提出了一種的改進算法,將乘性修正運算放在變量節(jié)點信息處理中,而非校驗節(jié)點信息處理中。通過這種改進,既降低了變量節(jié)點信息間的相關性,提高譯碼性能,又降低了乘法運算的次數,使譯碼復雜度得到降低。實驗數據表明,與 APP-Based算法相比,改進算法對(504,252,6,3)和(1008,504,6,3)矩陣的 BER性能改進達到1dB,而對(1944,1458)矩陣,其改進也達到了0.5dB;與 No
4、rmalized APP-Based算法相比,性能改進約為0.1dB。此外,改進而且譯碼中的平均迭代次數也相對其他算法最小,具有一定的硬件實現價值。
在硬件實現方面,本文針對提出的改進的 APP-Based算法和非規(guī)則矩陣進行了全并行譯碼器的硬件實現,得到了大吞吐率的全并行譯碼器。首先進行了定點化仿真,得出了固定位寬的抑制因子的最佳取值。隨后對全并行譯碼器各模塊進行了詳細的分析,在 ModelSim6.5環(huán)境下用 Verilo
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于APP-Based的LDPC譯碼算法研究.pdf
- QC-LDPC部分并行譯碼器設計與實現.pdf
- LDPC碼編譯碼器的硬件實現.pdf
- LDPC碼譯碼器的研究與實現.pdf
- LDPC碼編譯碼器的原理及其硬件實現.pdf
- 基于并行分層譯碼算法的LDPC譯碼器設計.pdf
- LDPC譯碼算法研究及譯碼器實現.pdf
- LDPC碼并行譯碼算法的研究與實現.pdf
- LDPC碼譯碼器FPGA實現研究.pdf
- RS碼硬件譯碼器的實現.pdf
- LDPC碼編譯碼器的設計與實現.pdf
- LDPC碼迭代譯碼器的FPGA實現.pdf
- LDPC碼譯碼算法的優(yōu)化及譯碼器的設計.pdf
- 分層全并行QC-LDPC碼譯碼器的研究與實現.pdf
- 異構多核中Turbo并行譯碼器的設計與實現.pdf
- LDPC碼譯碼算法的研究及其硬件實現.pdf
- LDPC碼的算法研究及其譯碼器的VLSI實現.pdf
- 基于FPGA的LDPC碼譯碼器的實現.pdf
- LDPC碼迭代譯碼算法研究及其硬件實現.pdf
- 數字電視中的RS譯碼器及LDPC編譯碼器設計與硬件實現.pdf
評論
0/150
提交評論