

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、在頻帶資源日益短缺的現(xiàn)代,如何在保證可靠性的前提下盡量提高系統(tǒng)有效性是通信領域的研究課題之一。為保證可靠性,通常采用信道編碼技術,低密度奇偶校驗碼(LDPC碼)具有極強的糾錯能力和較低的誤碼平層,是目前備受關注的信道編碼方案;為提高有效性,自適應技術根據(jù)信道狀態(tài)的優(yōu)劣,動態(tài)調(diào)整發(fā)射參數(shù),能夠有效提高系統(tǒng)頻帶利用率。基于自適應LDPC碼的通信系統(tǒng)能夠在保證通信質(zhì)量的前提下有效利用頻帶資源,具有較高的研究價值。
本文首先介紹了LD
2、PC碼的基本理論,校驗矩陣構造,并對準循環(huán)LDPC(QC-LDPC)碼的矩陣特性與編碼算法進行了分析。深入研究了LDPC碼譯碼算法的硬判決譯碼算法與軟判決譯碼算法原理,對多種譯碼算法的計算復雜度與硬件實現(xiàn)復雜度進行了全面比較分析,通過仿真對比各譯碼算法糾錯性能,綜合考慮譯碼性能與復雜度,將 GDBF譯碼算法與歸一化最小和譯碼算法作為硬件實現(xiàn)對象。針對 GDBF算法的譯碼流程進行改進,簡化多比特反轉(zhuǎn)譯碼模式轉(zhuǎn)為單比特譯碼模式時對目標函數(shù)進
3、行計算的步驟,使該算法更適合硬件實現(xiàn)。
其次對LDPC譯碼器自適應參數(shù):調(diào)制階數(shù),碼長碼率與最大迭代次數(shù)進行仿真,分析其對譯碼器糾錯性能的影響,并基于 SNR的門限判別法,參考信噪比-誤碼率仿真結果確定譯碼器在不同信道狀態(tài)對應自適應方案。對譯碼算法的歸一化系數(shù)與初始信息量化方案等硬件實現(xiàn)所需系數(shù)進行仿真分析,確定譯碼器硬件實現(xiàn)的方案。
最后結合QC-LDPC碼校驗矩陣結構化特點,針對自適應可配置譯碼器設計需求,采用部
4、分并行架構實現(xiàn)基于歸一化最小和譯碼算法與改進 GDBF譯碼算法的LDPC碼自適應譯碼器。譯碼器可根據(jù)校驗矩陣H,按照自適應方案靈活配置碼長碼率,調(diào)整最大迭代譯碼次數(shù)。對譯碼器進行整體設計的基礎上,劃分各模塊功能,完成了支持12種可配置方式的LDPC碼譯碼器代碼編寫,通過功能仿真驗證。最后利用硬件平臺terasic DE3完成了譯碼器的板級測試。歸一化最小和譯碼算法平均吞吐率可達400Mbps以上,改進GDBF譯碼算法的LDPC碼自適應譯
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- LDPC碼編譯碼器的設計與實現(xiàn).pdf
- LDPC碼譯碼器的研究與實現(xiàn).pdf
- 基于FPGA的LDPC碼譯碼器的實現(xiàn).pdf
- 基于FPGA的多元LDPC碼編譯碼器設計與實現(xiàn).pdf
- 基于FPGA的LDPC碼高速譯碼器的設計與實現(xiàn).pdf
- LDPC碼高效編譯碼器設計與FPGA實現(xiàn).pdf
- LDPC碼譯碼器FPGA實現(xiàn)研究.pdf
- 基于fpga的多元ldpc碼編譯碼器設計與實現(xiàn)
- LDPC碼迭代譯碼器的FPGA實現(xiàn).pdf
- LDPC碼編譯碼器的硬件實現(xiàn).pdf
- 基于EMS算法的多元LDPC碼譯碼器設計與FPGA實現(xiàn).pdf
- 基于迭代系統(tǒng)的LDPC碼編譯碼器的設計與實現(xiàn).pdf
- 基于LDPC碼和Turbo碼的雙模譯碼器設計.pdf
- 可配置LDPC碼譯碼器的FPGA設計與實現(xiàn).pdf
- 基于Replacement的LDPC碼構造及譯碼器設計.pdf
- 基于FPGA的LDPC譯碼器設計與實現(xiàn).pdf
- 基于概率計算的LDPC譯碼器設計與實現(xiàn).pdf
- LDPC碼編譯碼器的原理及其硬件實現(xiàn).pdf
- UWB系統(tǒng)中高速LDPC碼譯碼器的實現(xiàn).pdf
- LDPC碼的高速編譯碼器設計及FPGA實現(xiàn).pdf
評論
0/150
提交評論