基于FPGA軟核處理器NIOSII的高精度時(shí)間間隔測(cè)量?jī)x.pdf

1、時(shí)間間隔測(cè)量(Time Interval Measurement,TIM)在原子物理、天文實(shí)驗(yàn)、激光測(cè)距、定位定時(shí)、IC設(shè)計(jì)中的抖動(dòng)測(cè)量(Jitter Measurement)、自動(dòng)檢測(cè)設(shè)備(Automatic Test Equipments,ATE)以及數(shù)字通信等領(lǐng)域有著廣泛的應(yīng)用。其高精度的皮秒量級(jí)的測(cè)量技術(shù)在軍事、航天科技方面也發(fā)揮了不可或缺的作用。 本文利用FPGA+NIOSⅡ軟核代替?zhèn)鹘y(tǒng)測(cè)量系統(tǒng)中慢速的單片機(jī)控制電路,

2、把TDC芯片處理結(jié)果存入FPGA邏輯的FIFO中,讓TDC芯片能夠快速重新配置測(cè)量。在測(cè)量時(shí)序的同時(shí)進(jìn)行數(shù)據(jù)處理,可滿足用戶進(jìn)行大量迅速測(cè)量的需求。文章針對(duì)有限距離的計(jì)數(shù)分辨率所引起的誤差,對(duì)傳統(tǒng)提高時(shí)間分辨率的方法進(jìn)行研究和創(chuàng)新。采用TDC芯片比分立元件具有更大的規(guī)模、更高的工作速度、更小的計(jì)數(shù)誤差和更精確的時(shí)間分辨率,能克服分立元件自身的缺點(diǎn),有效的縮減了電路艦?zāi)?使TIM更加小型化,對(duì)于降低硬件成本、提高系統(tǒng)的可靠性、靈活性、適應(yīng)