習題四位乘法器的設計

1、習題二、四位乘法器的設計習題二、四位乘法器的設計?問題說明：?每個學生根據(jù)自己的對于乘法運算和乘法器設計的理解，進行乘法器電路的設計，并用FPGA實現(xiàn)之。僅要求能夠實現(xiàn)四位BIT的乘法運算，其他不作約束，根據(jù)自己的理解和興趣，自由定義。?設計實驗要求：?1各自自行定義和設計，互相要有差異化，說明自己的定義特征和設計思想要求設計至少一種電路去實現(xiàn).?2對于自行設計有特色和原理說明詳細的實驗，即使實現(xiàn)結果有局部錯誤，也給予高分評價。?3要求

2、設計實驗報告內容包括：設計定義說明、電路圖、功能仿真和時序仿真圖、實現(xiàn)后的有關資源利用等REPT文件內容摘要。圖為：四位乘法器一個數(shù)的高四位與另一個數(shù)的低兩位乘累加器圖為：將四位二進制乘數(shù)與低兩位二進制數(shù)相乘累加結果與另一組四位二進制乘數(shù)與高兩位二進制數(shù)相乘累加結果進行相加，最后計算出四位與四位相乘的結果。功能仿真結果：通過原理圖的輸入，后經(jīng)過功能上的仿真輸出了以下原理圖VHDL的功能實現(xiàn)代碼。libraryieeeuseieee.st

3、d_logic_1164.ALLuseieee.numeric_std.ALLsynopsystranslate_offlibraryUNISIMuseUNISIM.Vcomponents.ALLsynopsystranslate_onentityfour_bit_mul3ispt(a0:instd_logica1:instd_logica2:instd_logica3:instd_logicb0:instd_logicb1:instd