65nm工藝下基于RRAM的非易失性SRAM單元設(shè)計.pdf

1、隨著可穿戴設(shè)備、物聯(lián)網(wǎng)、云計算及大數(shù)據(jù)應(yīng)用的快速發(fā)展，常關(guān)斷計算技術(shù)逐漸成為解決智能終端續(xù)航瓶頸的主要方向，而靜態(tài)隨機存儲器(Static Random Access Memory，SRAM)作為SoC(System on Chip，SoC)芯片的核心部件在掉電后存在數(shù)據(jù)丟失的缺陷，為了滿足常關(guān)斷計算需求，非易失性SRAM(Non-Volatile Static Random Access Memory，NVSRAM)成為研究的熱點。R

2、RAM(Resistance Random Access Memory，RRAM)因其具有良好的電學(xué)特性、面積小且與CMOS(Complementary Metal Oxide Semiconductor，CMOS)工藝良好兼容性等特點，在非易失性SRAM中表現(xiàn)出很強的競爭優(yōu)勢。
　　本文將在先進工藝下對基于RRAM的非揮發(fā)性SRAM存儲單元進行研究。在考慮工藝波動的基礎(chǔ)上，分析了多種結(jié)構(gòu)設(shè)計方案。1）多閾值電壓結(jié)構(gòu):交叉耦合反相

3、器具有不對稱的閾值電壓，系統(tǒng)上電時存儲節(jié)點的數(shù)據(jù)不再是隨機狀態(tài)，接著通過恢復(fù)路徑對節(jié)點充放電來實現(xiàn)斷電前數(shù)據(jù)的恢復(fù)。2）差分數(shù)據(jù)感知結(jié)構(gòu):交叉耦合反相器由位線供電，系統(tǒng)上電時通過對BL/BLB位線采用特殊的控制時序，使存儲節(jié)點數(shù)據(jù)達到預(yù)知狀態(tài)，接著開啟恢復(fù)路徑，從而實現(xiàn)系統(tǒng)斷電前數(shù)據(jù)的恢復(fù)。這兩種結(jié)構(gòu)均采用了單邊節(jié)點接入RRAM的方式。分析對比了這兩種結(jié)構(gòu)性能，并進行了結(jié)構(gòu)優(yōu)化，最終實現(xiàn)了一種新型非揮發(fā)性SRAM高可靠性存儲單元結(jié)構(gòu)。另