RPC隨機譯碼器的設計與實現(xiàn).pdf

1、隨機映射碼（Random Projection Code，RPC）在自適應速率傳輸方面有著良好的應用前景，但其譯碼時需要進行大量的卷積運算導致難以設計出高速譯碼器，從而阻礙了它在高速環(huán)境下的應用。本論文將隨機計算的思想和RPC的置信傳播譯碼算法相結合，設計并實現(xiàn)了全并行結構的RPC隨機譯碼器。該譯碼器將概率值轉換為比特流，乘加運算轉換為比特流的與或等邏輯運算，降低了單個節(jié)點的資源消耗。同時節(jié)點之間只需1根信號線傳輸串行比特流，降低了電路

2、布線消耗，使電路可以工作在更高頻率的時鐘下。
　　本論文在介紹RPC編譯碼和隨機計算的基本原理后，使用Virtex-6LX760型FPGA作為硬件平臺，設計了測量矩陣大小400×400、權重集W={±1,±2,±4,±4}的RPC隨機譯碼器。其中，利用或門實現(xiàn)校驗節(jié)點中的加法運算，提高了校驗節(jié)點精度并且大幅降低了校驗節(jié)點復雜度；設計基于累加結構的預處理單元，使噪聲比特流之間具有互斥性，從而使變量節(jié)點輸入信息歸一化的結果更準確；采用

3、噪聲功率縮放技術進一步緩和變量節(jié)點的鎖存問題，提升了譯碼器的BER性能；提出可重配置的變量節(jié)點設計方案，使譯碼器可以適應信道條件變化，從而用于自適應速率傳輸。此外，還提出了基于矩陣拆分的校驗節(jié)點設計方案，使校驗節(jié)點LUT消耗減少66.8％，Register消耗減少38.2%。
　　在完成譯碼器的具體設計后，本論文對譯碼器的性能進行了測試與仿真。譯碼器最高時鐘頻率可以達到181.159MHz，此時吞吐率大約可以達到85.3Mbps。