納米CMOS組合電路單粒子誘導(dǎo)的軟錯(cuò)誤研究.pdf_第1頁(yè)
已閱讀1頁(yè),還剩141頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、我國(guó)航天科技的飛速發(fā)展,使得空間應(yīng)用抗輻射集成電路的研究已經(jīng)成為學(xué)術(shù)界和工業(yè)界的關(guān)注重點(diǎn)。隨著工藝尺寸的縮減以及時(shí)鐘頻率的增加,組合電路中的軟錯(cuò)誤率已逐漸成為總的軟錯(cuò)誤率的主要來(lái)源。本文針對(duì)納米尺度下的組合電路,對(duì)其軟錯(cuò)誤分析、測(cè)量及加固技術(shù)展開(kāi)了深入的研究。主要取得如下幾個(gè)方面的研究成果:
 ?。?)提出了處理重匯聚問(wèn)題的SET混合時(shí)序傳播算法,并首次獲得了脈沖窄化效應(yīng)對(duì)大規(guī)模組合電路軟錯(cuò)誤率影響的模擬數(shù)據(jù)。通過(guò)對(duì)粒子入射位置和

2、脈沖窄化效應(yīng)之間的關(guān)系進(jìn)行建模,提出了考慮脈沖窄化效應(yīng)的組合電路軟錯(cuò)誤率分析方法。模擬結(jié)果表明:脈沖窄化效應(yīng)對(duì)軟錯(cuò)誤率的影響與具體的版圖布局密切相關(guān),對(duì)于不同的測(cè)試電路,脈沖窄化效應(yīng)可以使其軟錯(cuò)誤率減少4-16%,當(dāng)采用一種優(yōu)化后的版圖布局結(jié)構(gòu)后,可以使其軟錯(cuò)誤率進(jìn)一步減少。
 ?。?)從敏感區(qū)的角度研究了組合電路中的多SET現(xiàn)象,研究發(fā)現(xiàn)多SET敏感區(qū)的敏感性比單SET敏感區(qū)的敏感性低一個(gè)量級(jí)之上。提出了基于版圖的簡(jiǎn)化多SET敏

3、感區(qū)模型及面積計(jì)算方法,基于該模型分析了65 nm工藝下大規(guī)模組合電路中多SET的產(chǎn)生與傳播概率。模擬結(jié)果表明:雖然多SET傳播至末端鎖存器的概率大于單個(gè)SET的傳播概率,但是多SET的產(chǎn)生概率遠(yuǎn)低于單個(gè)多SET的產(chǎn)生概率。
 ?。?)提出了有效敏感區(qū)以及有效 SET脈寬概念對(duì)納米尺度下的敏感晶體管建模,并基于該概念對(duì)組合電路軟錯(cuò)誤率進(jìn)行計(jì)算,研究發(fā)現(xiàn):將漏區(qū)作為敏感區(qū)的方法會(huì)低估電路的軟錯(cuò)誤率一個(gè)量級(jí)之上。采用網(wǎng)格劃分的方法對(duì)納

4、米尺度下晶體管的敏感區(qū)重新定義,在此基礎(chǔ)上提出了有效敏感區(qū)及有效SET脈寬的概念,并通過(guò)重離子試驗(yàn)進(jìn)行了驗(yàn)證。試驗(yàn)和模擬結(jié)果表明,有效敏感區(qū)概念更加接近真實(shí)的情況,將漏區(qū)作為敏感區(qū)的方法會(huì)低估組合電路的軟錯(cuò)誤率一個(gè)量級(jí)之上,給電路設(shè)計(jì)者帶來(lái)過(guò)于樂(lè)觀的結(jié)論。
 ?。?)提出了基于粒子入射位置的軟錯(cuò)誤率評(píng)估技術(shù),該評(píng)估方法綜合考慮了電荷共享效應(yīng)、脈沖窄化效應(yīng)、多 SET、角度等因素。通過(guò)網(wǎng)格劃分的特征化方法對(duì)粒子入射位置與SET脈沖寬

5、度之間的關(guān)系進(jìn)行建模,進(jìn)而提出了基于粒子入射位置的組合電路軟錯(cuò)誤率評(píng)估技術(shù),該技術(shù)考慮了納米尺度下影響組合電路軟錯(cuò)誤率的諸多因素。模擬和重離子試驗(yàn)結(jié)果表明該技術(shù)能更加真實(shí)地反映組合電路的軟錯(cuò)誤率,可以更加細(xì)微地表征和統(tǒng)計(jì)單個(gè)入射粒子引起的電路級(jí)響應(yīng)。
 ?。?)基于65 nm某商用體硅CMOS工藝,設(shè)計(jì)了三種新穎的組合電路軟錯(cuò)誤測(cè)量結(jié)構(gòu),并采用重離子試驗(yàn)獲得了大規(guī)模組合電路中SET脈寬分布的試驗(yàn)數(shù)據(jù)?;趯?duì)稱思想提出了三種組合電路

6、軟錯(cuò)誤測(cè)量結(jié)構(gòu):反相器鏈的SET動(dòng)態(tài)測(cè)量結(jié)構(gòu)、分別測(cè)量PMOS和NMOS脈寬及電荷共享能力的結(jié)構(gòu)、測(cè)量大規(guī)模組合電路軟錯(cuò)誤率的結(jié)構(gòu)。在65 nm某商用體硅CMOS工藝下對(duì)這些測(cè)試電路進(jìn)行了流片及功能測(cè)試,并采用重離子試驗(yàn)驗(yàn)證了測(cè)量大規(guī)模組合電路軟錯(cuò)誤率的測(cè)試結(jié)構(gòu),很好地彌補(bǔ)了國(guó)際上在試驗(yàn)測(cè)量方面的不足。
  (6)設(shè)計(jì)并實(shí)現(xiàn)了組合電路軟錯(cuò)誤的多層次加固技術(shù),研究表明:在平均損失22.8%面積開(kāi)銷的情況下,該加固技術(shù)可以平均減少66

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論