納米CMOS集成電路單粒子瞬態(tài)的若干機理研究.pdf

1、隨著我國航天科技的飛速發(fā)展，空間應用抗輻射集成電路的研究已經(jīng)成為學術界和工業(yè)界的關注重點。納米工藝下，節(jié)點電容的降低和門延遲的減少使SET的產(chǎn)生和傳播概率增加，電路工作頻率的增加使SET的鎖存概率增加。在上述各方面的共同作用下，SET導致的軟錯誤已經(jīng)成為影響納米集成電路抗輻射性能的關鍵問題。
　　納米工藝下CMOS電路中的SET特性發(fā)生了顯著變化。首先，器件中寄生雙極放大在電荷收集以及SET的形成過程中具有重要作用，分別量化寄生雙

2、極放大對PMOS和NMOS的SET的貢獻有助于進行高效率低開銷的加固設計。電荷收集深度和電勢擾動程度是決定器件SET特性的關鍵因素，二者同時與阱結構密切相關，研究阱結構對SET的影響具有重要意義。其次，納米工藝下晶體管密度的增加使得多節(jié)點電荷收集現(xiàn)象普遍存在。電路布局的變化會顯著影響單元間多節(jié)點電荷收集的強弱程度，從而改變電路的SET特性。此外，隨著電路工作頻率的增加，觸發(fā)器中內(nèi)部SET對軟錯誤的貢獻不可忽略。納米工藝下，器件仿真模擬的

3、準確度受限，輻射試驗的重要性日益凸顯。本文針對納米工藝下CMOS集成電路的新特點，結合TCAD仿真模擬和重離子輻射試驗，對SET的產(chǎn)生機理以及SET在器件級和電路級的若干關鍵影響因素進行了深入討論，主要取得如下幾個方面的研究成果：
　　（1）提出了一種新的對比測試結構，首次通過輻射試驗的方式分別直接量化了寄生雙極放大對于PMOS和NMOS器件SET特性的影響?；赥CAD數(shù)值模擬方法，將寄生雙極放大與電荷收集的另兩種機制進行了剝離

4、，在此基礎上設計測試芯片并進行重離子試驗。試驗結果表明：PMOS中寄生雙極放大效應的存在導致SET脈沖寬度的顯著增加，而NMOS中則存在反向雙極放大效應，該效應會導致SET脈沖寬度的減小，但減小的程度并不明顯。
　?。?）發(fā)現(xiàn)三阱結構中 PMOS比雙阱中的SET脈沖寬度小，結合雙阱和三阱兩種阱結構中PMOS和NMOS的SET特性，提出了一種“選擇性注入N+深阱”阱結構。三阱中的PMOS電荷收集深度加深，但阱電勢擾動的快速恢復顯著降

5、低了寄生雙極放大效應，因而最終形成的SET脈沖更小。提出的“選擇性注入 N+深阱”阱結構可以加快N阱電勢恢復速度，同時避免了在NMOS中引入雙極放大效應。試驗結果表明：與雙阱和三阱結構相比，在綜合PMOS和NMOS SET的基礎上，該結構的SET平均脈沖寬度和數(shù)量均為最小。
　?。?）發(fā)現(xiàn)電路結構完全相同的電路，其SET特性受到電路布局的顯著影響。試驗結果表明：橫向布局的反相器鏈中形成的SET數(shù)量和平均脈沖寬度均明顯小于縱向布局電

6、路。通過 TCAD混合模擬，分析指出與橫向布局的鏈相比，縱向布局的鏈中，由于前后兩級反相器之間存在的阱接觸，以及更大的晶體管間距，弱化了電氣直接相連的前后兩級之間的多節(jié)點電荷收集現(xiàn)象，使得脈沖窄化效應難以形成，從而導致SET脈沖寬度和數(shù)量的增加。
　?。?）發(fā)現(xiàn)TMR加固觸發(fā)器中內(nèi)部SET對軟錯誤的貢獻高于未加固D觸發(fā)器，其頻率相關性也更為明顯。TMR觸發(fā)器的加固設計抑制了鎖存器內(nèi)部的直接翻轉和SET誘導翻轉，但額外增加的表決器引