數(shù)字集成電路的防護(hù)軟錯(cuò)誤技術(shù)研究.pdf

1、集成電路的工藝尺寸進(jìn)入納米級別后，軟錯(cuò)誤引起的可靠性問題已經(jīng)成為數(shù)字電路的可靠性問題中不可忽視的問題之一。伴隨著晶體管特征尺寸的縮小，鎖存器對于高能粒子轟擊其內(nèi)部節(jié)點(diǎn)而產(chǎn)生的軟錯(cuò)誤變得愈加的敏感。本文提出一個(gè)低開銷高性能的抗輻射鎖存器結(jié)構(gòu)設(shè)計(jì)。提出的鎖存器結(jié)構(gòu)使用了C單元結(jié)構(gòu)來防護(hù)單粒子翻轉(zhuǎn)(SEU)并恢復(fù)被影響節(jié)點(diǎn)的邏輯值。在提出的鎖存器結(jié)構(gòu)中還使用了鐘控門和功率門來提高性能。
　　本文的主要工作如下:
　　首先，簡要的介

2、紹了集成電路的發(fā)展歷程和關(guān)于軟錯(cuò)誤的國內(nèi)外的研究現(xiàn)狀。
　　其次，在了解集成電路的基礎(chǔ)上開始深入的說明軟錯(cuò)誤的基本概念。在本章對單粒子效應(yīng)進(jìn)行了分類，其中對于單粒子翻轉(zhuǎn)(SEU)和單粒子瞬態(tài)(SET)對集成電路的影響進(jìn)行了詳細(xì)的圖解。
　　第三部分是關(guān)于一些經(jīng)典的鎖存器結(jié)構(gòu)的原理說明。在這部分會先介紹具有防護(hù)SEU能力的鎖存器，然后是介紹具有防護(hù)SET能力的鎖存器。在對這些鎖存器的工作原理的分析的基礎(chǔ)上還會指出其優(yōu)缺點(diǎn)。

3、r>　　最后是提出一個(gè)低開銷高性能的鎖存器結(jié)構(gòu)設(shè)計(jì)。在本章節(jié)會詳細(xì)論述提出的鎖存器的結(jié)構(gòu)、工作過程和防護(hù)軟錯(cuò)誤的原理。在后面部分，對提出的鎖存器結(jié)構(gòu)進(jìn)行仿真實(shí)驗(yàn)驗(yàn)證并獲取相關(guān)數(shù)據(jù)。在處理這些數(shù)據(jù)的基礎(chǔ)上，對提出的鎖存器結(jié)構(gòu)分析其延遲、功耗和性能，通過和經(jīng)典的鎖存器結(jié)構(gòu)的對比來查看提出的鎖存器的優(yōu)勢所在。在同等的防護(hù)SEU能力下，提出的鎖存器結(jié)構(gòu)相較于FERST（feedback redundant SEU/SET-tolerant la