CMOS集成電路電荷共享單粒子翻轉(zhuǎn)分析及加固.pdf

1、我國航天科技近年來取得了飛速的發(fā)展，對航天器中所采用的先進(jìn)集成電路輻射加固技術(shù)的研究也迫在眉睫。隨著抗輻射集成電路邁入納米尺度，集成電路芯片上的晶體管數(shù)量越來越多、時(shí)鐘頻率越來越高、工作電壓和節(jié)點(diǎn)電容的減小，軟錯(cuò)誤成為航天器中集成電路失效的主要原因，電荷共享對單粒子翻轉(zhuǎn)的研究提出了新挑戰(zhàn)。
　　在納米技術(shù)中，器件的尺寸和間距的減少使得單一的重離子軌跡能夠同時(shí)覆蓋多個(gè)器件，從而導(dǎo)致多個(gè)器件同時(shí)收集電荷。電荷共享效應(yīng)導(dǎo)致的多節(jié)點(diǎn)電荷收

2、集現(xiàn)象，使得納米集成電路面臨著更為復(fù)雜的電路響應(yīng)以及更為嚴(yán)峻的可靠性問題。因此，如何在納米集成電路下對電荷共享的影響機(jī)理以及試驗(yàn)表征進(jìn)行研究，已成為目前集成電路輻照效應(yīng)研究領(lǐng)域的重點(diǎn)問題。另一方面，更嚴(yán)重的電荷共享會導(dǎo)致單一節(jié)點(diǎn)的加固方法失效，從而抑制電荷共享效應(yīng)已成為一個(gè)重要的措施，以避免集成電路軟錯(cuò)誤。如何提出有效的加固技術(shù)來緩解電荷共享的影響也成為一個(gè)熱點(diǎn)問題。此外，版圖布局結(jié)構(gòu)、外界粒子、摻雜工藝、電源電壓、體偏置等因素會也隨著

3、實(shí)際應(yīng)用環(huán)境的變化而變化，這將極大地影響集成電路的電荷共享和可靠性。因此，深入研究電荷共享對納米集成電路軟錯(cuò)誤的影響情況，有助于解決集成電路輻照領(lǐng)域面臨的重要研究問題，對于納米抗輻照加固集成電路設(shè)計(jì)也具有重要指導(dǎo)意義。本文針對納米互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝，對電荷共享效應(yīng)的理論、測量以及加固技術(shù)進(jìn)行了深入討論，主要研究成果如下:
　　提出了一種利用交叉互鎖存儲單元(DICE)來測量電荷共享影響范圍的測試結(jié)構(gòu)，這種測試結(jié)構(gòu)

4、充分利用了DICE鎖存器的工作原理以及敏感節(jié)點(diǎn)對同時(shí)收集電荷的特性，利用3D計(jì)算機(jī)輔助工藝設(shè)計(jì)(TCAD)模擬證實(shí)了這種測試結(jié)構(gòu)的合理性。并且通過設(shè)計(jì)納米工藝下的測試芯片，在重離子輻照條件下進(jìn)行試驗(yàn)測量，試驗(yàn)和模擬結(jié)果具有較好的一致性，充分證實(shí)了這種方法的有效性。
　　基于電荷共享范圍的測量結(jié)果，深入分析了電荷共享對觸發(fā)器單元單粒子翻轉(zhuǎn)的影響。利用TCAD模擬工具深入分析了電荷共享對觸發(fā)器敏感面積的影響。同時(shí)，針對不同的輸入數(shù)據(jù)情

5、況深入分析了敏感面積變化情況，從而從機(jī)理上揭示了觸發(fā)器數(shù)據(jù)相關(guān)性的試驗(yàn)結(jié)果。
　　提出了一種抗SEU加固的鎖存器，采用電路結(jié)構(gòu)和版圖布局相結(jié)合的方式來提高其抗多節(jié)點(diǎn)翻轉(zhuǎn)的能力。該鎖存器包括一個(gè)常規(guī)的D鎖存器和一個(gè)典型的DICE鎖存器。與三模冗余(TMR)加固的鎖存器不同，該鎖存器可以消除兩個(gè)晶體管上的電荷收集。電路級模擬程序(HSPICE)仿真結(jié)果表明，該鎖存器中僅存在四個(gè)敏感晶體管對，與典型的DICE和雙模冗余結(jié)構(gòu)的鎖存器相比，

6、其敏感晶體管對的數(shù)目大幅降低。此外，通過調(diào)整版圖布局，這些敏感晶體管對可以盡可能地相互分離開。本文所提出的加固鎖存器中，幾乎能夠免疫敏感節(jié)點(diǎn)對之間的電荷收集。
　　基于傳統(tǒng)的6管靜態(tài)隨機(jī)存儲器(SRAM)單元設(shè)計(jì)了一種能夠緩解多位翻轉(zhuǎn)的SRAM版圖結(jié)構(gòu)。利用3D-TCAD模擬工具深入分析了該版圖結(jié)構(gòu)的緩解機(jī)理及加固效果。與傳統(tǒng)6管SRAM單元版圖結(jié)構(gòu)相比，本文所提出的版圖加固方法在較小的面積開銷以及功耗開銷情況下，能夠顯著提高SR