CMOS集成電路電荷共享單粒子翻轉(zhuǎn)分析及加固.pdf

1、我國航天科技近年來取得了飛速的發(fā)展，對航天器中所采用的先進集成電路輻射加固技術的研究也迫在眉睫。隨著抗輻射集成電路邁入納米尺度，集成電路芯片上的晶體管數(shù)量越來越多、時鐘頻率越來越高、工作電壓和節(jié)點電容的減小，軟錯誤成為航天器中集成電路失效的主要原因，電荷共享對單粒子翻轉(zhuǎn)的研究提出了新挑戰(zhàn)。
　　在納米技術中，器件的尺寸和間距的減少使得單一的重離子軌跡能夠同時覆蓋多個器件，從而導致多個器件同時收集電荷。電荷共享效應導致的多節(jié)點電荷收

2、集現(xiàn)象，使得納米集成電路面臨著更為復雜的電路響應以及更為嚴峻的可靠性問題。因此，如何在納米集成電路下對電荷共享的影響機理以及試驗表征進行研究，已成為目前集成電路輻照效應研究領域的重點問題。另一方面，更嚴重的電荷共享會導致單一節(jié)點的加固方法失效，從而抑制電荷共享效應已成為一個重要的措施，以避免集成電路軟錯誤。如何提出有效的加固技術來緩解電荷共享的影響也成為一個熱點問題。此外，版圖布局結構、外界粒子、摻雜工藝、電源電壓、體偏置等因素會也隨著

3、實際應用環(huán)境的變化而變化，這將極大地影響集成電路的電荷共享和可靠性。因此，深入研究電荷共享對納米集成電路軟錯誤的影響情況，有助于解決集成電路輻照領域面臨的重要研究問題，對于納米抗輻照加固集成電路設計也具有重要指導意義。本文針對納米互補金屬氧化物半導體(CMOS)工藝，對電荷共享效應的理論、測量以及加固技術進行了深入討論，主要研究成果如下:
　　提出了一種利用交叉互鎖存儲單元(DICE)來測量電荷共享影響范圍的測試結構，這種測試結構

4、充分利用了DICE鎖存器的工作原理以及敏感節(jié)點對同時收集電荷的特性，利用3D計算機輔助工藝設計(TCAD)模擬證實了這種測試結構的合理性。并且通過設計納米工藝下的測試芯片，在重離子輻照條件下進行試驗測量，試驗和模擬結果具有較好的一致性，充分證實了這種方法的有效性。
　　基于電荷共享范圍的測量結果，深入分析了電荷共享對觸發(fā)器單元單粒子翻轉(zhuǎn)的影響。利用TCAD模擬工具深入分析了電荷共享對觸發(fā)器敏感面積的影響。同時，針對不同的輸入數(shù)據(jù)情

5、況深入分析了敏感面積變化情況，從而從機理上揭示了觸發(fā)器數(shù)據(jù)相關性的試驗結果。
　　提出了一種抗SEU加固的鎖存器，采用電路結構和版圖布局相結合的方式來提高其抗多節(jié)點翻轉(zhuǎn)的能力。該鎖存器包括一個常規(guī)的D鎖存器和一個典型的DICE鎖存器。與三模冗余(TMR)加固的鎖存器不同，該鎖存器可以消除兩個晶體管上的電荷收集。電路級模擬程序(HSPICE)仿真結果表明，該鎖存器中僅存在四個敏感晶體管對，與典型的DICE和雙模冗余結構的鎖存器相比，

6、其敏感晶體管對的數(shù)目大幅降低。此外，通過調(diào)整版圖布局，這些敏感晶體管對可以盡可能地相互分離開。本文所提出的加固鎖存器中，幾乎能夠免疫敏感節(jié)點對之間的電荷收集。
　　基于傳統(tǒng)的6管靜態(tài)隨機存儲器(SRAM)單元設計了一種能夠緩解多位翻轉(zhuǎn)的SRAM版圖結構。利用3D-TCAD模擬工具深入分析了該版圖結構的緩解機理及加固效果。與傳統(tǒng)6管SRAM單元版圖結構相比，本文所提出的版圖加固方法在較小的面積開銷以及功耗開銷情況下，能夠顯著提高SR