基于IGZO的薄膜晶體管結(jié)構(gòu)設(shè)計(jì)和性能研究.pdf

1、薄膜晶體管（Thin Film Transistor，TFT）是組成有源有機(jī)發(fā)光二極管和液晶顯示器的重要組成部分。近年來(lái)，以非晶銦鎵鋅氧化物為代表的透明非晶氧化物半導(dǎo)體成為下一代液晶顯示技術(shù)控制元件的首選者。本文重點(diǎn)從以下幾個(gè)方面對(duì)非晶銦鎵鋅氧薄膜晶體管進(jìn)行研究。
　　薄膜晶體管的有源層和介質(zhì)層之間的缺陷態(tài)是制約器件性能的重要參數(shù)，因此，本論文首先仿真分析帶尾態(tài)缺陷、深能級(jí)缺陷和界面電荷對(duì)薄膜晶體管性能的影響。結(jié)果表明，帶尾態(tài)缺陷

2、影響器件的開(kāi)態(tài)特性；深能級(jí)缺陷影響器件的亞閾值區(qū)；界面電荷從Qf=1.0E11增加至Qf=4.0E12時(shí)，器件由增強(qiáng)型轉(zhuǎn)換為耗盡型。因此在實(shí)際制備工藝過(guò)程中應(yīng)優(yōu)化工藝條件，盡可能降低有源層和介質(zhì)界面處的缺陷態(tài)密度，改善薄膜的成膜質(zhì)量。
　　介質(zhì)層的介電常數(shù)同樣是影響器件性能的重要參數(shù)，本文設(shè)計(jì)了不同介電常數(shù)的介質(zhì)層，并主要以高介電常數(shù)材料為主，對(duì)非晶銦鎵鋅氧薄膜晶體管的性能進(jìn)行研究和分析，研究中同時(shí)考慮了材料之間的界面特性，引入疊

3、層結(jié)構(gòu)，設(shè)計(jì)了SiO2/高K介質(zhì)的疊層結(jié)構(gòu)作為柵介質(zhì)層的方案；對(duì)疊層結(jié)構(gòu)的厚度進(jìn)行了優(yōu)化，分析柵介質(zhì)層厚度對(duì)器件性能的影響。除此之外，有源層的厚度也會(huì)對(duì)器件性能產(chǎn)生影響，因此本文也對(duì)有源層的厚度進(jìn)行了優(yōu)化，從而使器件的性能進(jìn)一步得到提升。通過(guò)上述優(yōu)化分析，當(dāng)器件溝道長(zhǎng)度為30um，采用厚度參數(shù)為30/50nm的SiO2/HfO2疊層結(jié)構(gòu)作為柵介質(zhì)層，有源層厚度則優(yōu)化為120nm，此時(shí)，器件獲得了最佳的綜合性能：電流開(kāi)關(guān)比達(dá)到108，閾值

4、電壓為0.6V，場(chǎng)效應(yīng)遷移率為13.5cm2/v.s。
　　基于上述結(jié)構(gòu)，模擬雙柵非晶銦鎵鋅氧薄膜晶體管在不同模式下的性能。通過(guò)比較不同模式下器件特征參數(shù)的曲線(xiàn)圖，分析發(fā)現(xiàn)短路連接模式使得器件性能最優(yōu)，底接觸模式次之，最后是頂接觸模式。同時(shí)，與單柵薄膜晶體管相比較，當(dāng)溝道長(zhǎng)度減小至4um時(shí)，單柵器件的閾值電壓偏移較大，出現(xiàn)短溝效應(yīng)；而雙柵器件的閾值電壓只在一定范圍內(nèi)浮動(dòng)，能夠有效的抑制短溝效應(yīng)。本文的最后通過(guò)Athena工藝軟件模