QDR SRAM存儲(chǔ)控制器的設(shè)計(jì).pdf

1、隨著網(wǎng)絡(luò)處理需求的日益增加，網(wǎng)絡(luò)處理系統(tǒng)對(duì)存儲(chǔ)器性能提出了更高的要求。QDR型SRAM存儲(chǔ)器具有高帶寬、低延遲、讀寫(xiě)并行等特性，是當(dāng)前網(wǎng)絡(luò)處理系統(tǒng)中存儲(chǔ)部件的重要選擇。研究QDR存儲(chǔ)系統(tǒng)對(duì)于網(wǎng)絡(luò)處理性能提升具有重要的理論意義和應(yīng)用價(jià)值。
　　本文針對(duì)四字突發(fā) QDRII+型 SRAM的存儲(chǔ)控制展開(kāi)研究，其主要工作和創(chuàng)新點(diǎn)包含如下幾個(gè)方面：
　　（1）基于QDR SRAM通訊協(xié)議，設(shè)計(jì)了協(xié)議控制器。該協(xié)議控制器直接與物理傳輸層

2、交互，生成符合 QDR SRAM功能定義的各種控制與數(shù)據(jù)信號(hào)。讀寫(xiě)輪轉(zhuǎn)的調(diào)度機(jī)制使得帶寬利用率最大化；根據(jù) SRAM內(nèi)部存儲(chǔ)單元特性，加入EDAC功能，提高了存儲(chǔ)系統(tǒng)的可靠性；異步處理接口解決了SRAM工作時(shí)鐘與系統(tǒng)時(shí)鐘頻率不同的問(wèn)題。
　　（2）基于AXI總線協(xié)議對(duì)QDR訪存控制單元進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。針對(duì)不同請(qǐng)求類(lèi)型的協(xié)議轉(zhuǎn)換、讀寫(xiě)分離與沖突檢測(cè)機(jī)制、讀寫(xiě)數(shù)據(jù)的處理方式等影響存儲(chǔ)控制器效率的關(guān)鍵因素進(jìn)行了詳細(xì)討論與分析。實(shí)現(xiàn)了

3、AXI總線協(xié)議到 QDR SRAM協(xié)議控制器接口協(xié)議的高效處理，支持多種數(shù)據(jù)粒度、多突發(fā)長(zhǎng)度、隨機(jī)初始地址的讀寫(xiě)請(qǐng)求。
　?。?）對(duì)所做設(shè)計(jì)進(jìn)行了全方位的模擬驗(yàn)證，保證了功能正確并達(dá)到了所要求的覆蓋率；綜合結(jié)果表明該設(shè)計(jì)在時(shí)序、面積和功耗上均滿足設(shè)計(jì)要求；模擬性能測(cè)試結(jié)果表明該存儲(chǔ)控制器可充分發(fā)揮 QDR型 SRAM的性能優(yōu)勢(shì)，理想狀況下帶寬利用率可達(dá)99％以上；真實(shí)系統(tǒng)應(yīng)用程序測(cè)試表明，針對(duì)特定程序，相比于DDR存儲(chǔ)系統(tǒng)使用該Q