已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、延遲鎖相環(huán)(DLL)電路是當前高頻時鐘產(chǎn)生電路設計中的重要研究課題之一，它在減小輸出信號抖動、降低鎖定時間方面與傳統(tǒng)的鎖相環(huán)相比有獨特的優(yōu)勢和作用。本課題項目來源于中芯國際設計服務部I/O組，基于SMIC0.13μm CMOS工藝，完成一款應用于DVI RX中的延遲鎖相環(huán)電路。
本文首先詳細研究了高頻時鐘產(chǎn)生電路的基本理論，包括了鎖相環(huán)，電荷泵鎖相環(huán)以及延遲鎖相環(huán)的電路原理、結(jié)構(gòu)，對比介紹了它們各自的特點和應用。在此基礎上
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于DLL的高頻時鐘產(chǎn)生電路的研究與設計.pdf
- 基于DLL的900MHz時鐘產(chǎn)生電路研究與設計.pdf
- 基于DLL技術的多相時鐘設計.pdf
- 快速鎖定的高精度多相時鐘產(chǎn)生電路研究與設計.pdf
- 用于高精度多相時鐘數(shù)字系統(tǒng)的雙環(huán)DLL電路設計與仿真.pdf
- 片上時鐘產(chǎn)生電路的研究.pdf
- 一種應用于TDC的低抖動多相高頻時鐘產(chǎn)生電路設計.pdf
- 全數(shù)控時鐘產(chǎn)生電路的研究與設計.pdf
- 基于溫度的DRAM刷新時鐘產(chǎn)生電路設計.pdf
- FPGA中基于DLL的時鐘網(wǎng)絡的設計.pdf
- 用于時鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設計.pdf
- HF RFID中時鐘產(chǎn)生電路設計.pdf
- 基于時鐘產(chǎn)生應用的自偏置鎖相環(huán)的設計.pdf
- 基于高性能FPGA應用的DLL研究與設計實現(xiàn).pdf
- 時鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設計.pdf
- 低噪聲的鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- 多相電路功率理論的研究.pdf
- 可單片集成的時鐘電路及其應用設計研究.pdf
- 適用于無源UHF RFID標簽芯片的時鐘產(chǎn)生電路的設計與實現(xiàn).pdf
- 基于MDLL的高速時鐘緩沖電路分析與設計.pdf
評論
0/150
提交評論